Puce Pll Freq Synth 20tssop d'IC de circuit intégré de l'horloge CDCE906PWG4
Synthétiseur IC 167MHz 1 20-TSSOP (0,173", largeur de fréquence de PLL de 4.40mm)
Caractéristiques de CDCE906PWG4
| TYPE |
DESCRIPTION |
| Catégorie |
Circuits intégrés (IC) |
| Horloge/synchronisation |
| Les générateurs à horloge, PLLs, synthétiseurs de fréquence |
| Mfr |
Texas Instruments |
| Série |
- |
| Paquet |
Tube |
| Statut de produit |
Cessé à la Digi-clé |
| Digi-clé programmable |
Vérifié |
| Type |
Synthétiseur de fréquence de PLL |
| PLL |
Oui avec le by-pass |
| Entrée |
LVCMOS, cristal |
| Sortie |
LVCMOS |
| Nombre de circuits |
1 |
| Rapport - entrée : Sortie |
1h06 |
| Différentiel - entrée : Sortie |
Oui/non |
| Fréquence - maximum |
167MHz |
| Diviseur/multiplicateur |
Oui/oui |
| Tension - approvisionnement |
3V | 3.6V |
| Température de fonctionnement |
0°C | 70°C |
| Montage du type |
Bâti extérieur |
| Paquet/cas |
20-TSSOP (0,173", largeur de 4.40mm) |
| Paquet de dispositif de fournisseur |
20-TSSOP |
| Nombre bas de produit |
CDCE906 |
Caractéristiques de CDCE906PWG4
• Le 3:6 PLL de haute performance a basé le synthétiseur/multiplicateur/diviseur d'horloge
• Fréquences programmables de l'utilisateur PLL
• EEPROM programmant sans nécessité d'appliquer la tension de programmation élevée
• Programmation en circuit facile par l'intermédiaire de l'interface de données de SMBus
• Le rapport large de diviseur de PLL permet l'erreur d'horloge de sortie de 0 pages par minute
• Produit de la vidéo précise (27 mégahertz ou 54 mégahertz) et des horloges de système audio des fréquences d'échantillonnage multiple (24,32, 44,1, 48,96 les kilohertz de fs=16,22.05,)
• Les entrées d'horloge acceptent un LVCMOS en cristal ou aSingle-fini ou un signal d'entrée différentiel
• Accepte Crystal Frequencies de 8 mégahertz jusqu'à 54 MHzAccepts LVCMOS ou fréquences différentielles d'entrée jusqu'à 167 mégahertz
• Deux entrées de contrôle programmables [S0/S1, A0/A1] pour les signaux de commande définis par l'utilisateur
• Six sorties de LVCMOS avec des fréquences de sortie jusqu'à 167 mégahertz
• Des sorties de LVCMOS peuvent être programmées pour les signaux complémentaires
• Fréquence sélectionnable libre de sortie par l'intermédiaire de la sortie programmable matrice de commutation [6x6] comprenant le Courrier-diviseur 7-Bit pour chaque sortie
• Les composants de filtre de boucle de PLL ont intégré
• Basse frousse de période (type 60 picosecondes)
• Spectre étalé de caractéristiques synchronisant (SSC) pour
• Abaissement du système IEM
• Modulation programmable de SSC de diffusion centrale (±0.1%, ±0.25%, et ±0.4%) avec un égal moyen de phase à la phase de la fréquence Non-modulée
• Le bas programmable a écarté la modulation de SSC (1%, 1,5%, 2%, et 3%)
• Contrôle taux du groupe de sortie programmable (SRC) pour abaisser le système EMl
• alimentation d'énergie du dispositif 3.3-V
• Température ambiante commerciale 0°C à 70C
• Kit de développement et de programmation pour la conception et la programmation d'EasyPLL (TI pro-Clockm)
• Emballé dans 20-Pin TSSOP
Applications de CDCE906PWG4
•L'étape de sortie du CDCE906 soutient tout l'arrangement commun de sortie, comme permettent, inversion désactivent, de bas-états et de signal (déphasage de 180 degrés). Elle promeuvent le contrôle taux du groupe de caractéristiques (0,6 NS à 3,3 NS) et la tension d'alimentation variable de sortie (2,3 V à 3,6 V).
Classifications environnementales et d'exportation de CDCE906PWG4
| ATTRIBUT |
DESCRIPTION |
| Statut de RoHS |
ROHS3 conforme |
| Niveau de sensibilité d'humidité (MSL) |
1 (illimité) |
| Statut de PORTÉE |
ATTEIGNEZ inchangé |
| ECCN |
EAR99 |
| HTSUS |
8542.39.0001 |
