
Add to Cart
LCMXO2-1200HC-4TG100C Array de porte programmable par champ IC 79 65536 1280 100-LQFP
Le type | Définition |
Catégorie | Circuits intégrés (CI) |
Incorporé | |
FPGA (Field Programmable Gate Array) est un ensemble de données qui est utilisé pour les opérations de programmation. | |
Mfr | La société Lattice Semiconductor |
Série | MachXO2 |
Emballage | Plateau |
Nombre de LAB/CLB | 160 |
Nombre d'éléments logiques/cellules | 1280 |
Total des bits de mémoire vive | 65536 |
Nombre d'entrées/sorties | 79 |
Voltage - alimentation | 2.375V ~ 3.465V |
Type de montage | Monture de surface |
Température de fonctionnement | 0°C à 85°C (TJ) |
Emballage / boîtier | 100 LQFP |
Paquet de dispositifs fournis par le fournisseur | Le nombre d'heures d'essai est le suivant: |
Numéro du produit de base | LCMXO2-1200 |
Caractéristiques duLCMXO2-1200HC-4TG100C est un appareil de type
• Architecture logique flexible
• Six appareils avec 256 à 6864 LUT4 et 18 à 334 I/O
• Appareils à très faible consommation
• procédé avancé à basse consommation de 65 nm
• Une puissance en veille aussi faible que 22 μW
• Différentiel d'entrée/sortie à basse oscillation programmable
• Mode de veille et autres options d'économie d'énergie
• Mémoire intégrée et distribuée
• jusqu'à 240 kbits de mémoire vive sysMEMTM
• Jusqu'à 54 kbits de mémoire vive distribuée
• Logique de commande FIFO dédiée
• Mémoire flash utilisateur sur puce
• Jusqu'à 256 kbits de mémoire flash utilisateur
• 100 000 cycles d'écriture
• Accessible par les interfaces WISHBONE, SPI, I2C et JTAG
• Peut être utilisé comme processeur PROM ou comme mémoire flash
• Déploiement/sortie synchrone de source préconçue
• Les registres DDR dans les cellules d'E/S
• Logique de transmission dédiée
• 7:1 Prise en charge des I/O de l'écran
• DDR générique, DDRX2, DDRX4
• Mémoire dédiée DDR/DDR2/LPDDR avec support DQS
• Puffer d'entrée/sortie flexible et performant
• Le tampon sysIOTM programmable prend en charge un large éventail d'interfaces:
¢ LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
¢ ICP
Les données relatives à la fréquence de détection sont fournies à l'autorité compétente.
¢ SSTL 25/18
HSTL 18
¢ Les entrées de déclencheur Schmitt, hystérésis jusqu'à 0,5 V
• Les entrées/sorties prennent en charge la prise à chaud
• Termination différentielle sur puce
• Mode de tirage vers le haut ou vers le bas programmable
• Réglage flexible de l'horloge sur la puce
• Huit horloges principales
• Jusqu'à deux horloges de bord pour les interfaces d'E/S à grande vitesse (seulement les côtés supérieur et inférieur)
• Jusqu'à deux PLL analogiques par appareil avec synthèse à fréquence n fractionnée
¢ large plage de fréquences d'entrée (7 MHz à 400 MHz)
• Non volatil, reconfigurable à l'infini
• Activation instantanée ∙ se déclenche en quelques microsecondes
• Solution sécurisée à puce unique
• Programmable par JTAG, SPI ou I2C
• Prend en charge la programmation en arrière-plan de la mémoire non volatile
• Option de démarrage double avec mémoire SPI externe
• Reconfiguration de la transFRTM
• Mise à jour de la logique interne pendant le fonctionnement du système
• Soutien amélioré au niveau du système
• Fonctions renforcées sur puce: SPI, I2C, minuterie/compteur
• Oscillateur sur puce avec une précision de 5,5%
• TraceID unique pour le suivi du système
• Mode à programmation unique (OTP)
• Apporte d'alimentation unique avec portée étendue
• Scanner de bordure de la norme IEEE 1149.1
• programmation interne conforme à l'IEEE 1532
• Une large gamme de forfaits
• Options de paquets TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, QFN
• Options de forfaits à faible empreinte
️ aussi petit que 2,5 mm x 2,5 mm
• Migration de la densité soutenue
• Emballage avancé sans halogène
Classifications environnementales et d'exportationLCMXO2-1200HC-4TG100C est un appareil de type
Attribut | Définition |
Statut de la réglementation RoHS | Conforme à la norme ROHS3 |
Niveau de sensibilité à l'humidité (MSL) | 3 (168 heures) |
Statut REACH | REACH Non affecté |
Nom de la banque | EAR99 |
HTSUS | 8542.39.0001 |