LCMXO2-1200UHC-4FTG256I Array de porte programmable sur le terrain (FPGA) IC 79 65536 1280
Les puces de l'usine, toutes neuves et originales, veuillez nous indiquer le numéro de pièce et la quantité.
Les spécifications de LCMXO2-1200UHC-4FTG256I
| Le type |
Définition |
| Catégorie |
Circuits intégrés (CI) |
| |
Incorporé |
| |
FPGA (Field Programmable Gate Array) est un ensemble de données qui est utilisé pour les opérations de programmation. |
| Mfr |
La société Lattice Semiconductor |
| Série |
MachXO2 |
| Emballage |
Plateau |
| Nombre de LAB/CLB |
160 |
| Nombre d'éléments logiques/cellules |
1280 |
| Total des bits de mémoire vive |
75776 |
| Nombre d'entrées/sorties |
206 |
| Voltage - alimentation |
2.375V ~ 3.465V |
| Type de montage |
Monture de surface |
| Température de fonctionnement |
-40 °C à 100 °C (TJ) |
| Emballage / boîtier |
256-LBGA |
| Paquet de dispositifs fournis par le fournisseur |
Le numéro de téléphone est le numéro de téléphone de l'entreprise. |
| Numéro du produit de base |
LCMXO2-1200 |
Caractéristiques duLCMXO2-1200UHC-4FTG256I
L'administrateur:
• Mémoire flash utilisateur sur puce
• Jusqu'à 256 kbits de mémoire flash utilisateur
• 100 000 cycles d'écriture
• Accessible par les interfaces WISHBONE, SPI, I2C et JTAG
• Peut être utilisé comme processeur PROM ou comme mémoire flash
• Déploiement/sortie synchrone de source préconçue
• Les registres DDR dans les cellules d'E/S
• Logique de transmission dédiée
• 7:1 Prise en charge des I/O de l'écran
• DDR générique, DDRX2, DDRX4
• Mémoire dédiée DDR/DDR2/LPDDR avec support DQS
• Puffer d'entrée/sortie flexible et performant
• Le tampon sysIOTM programmable prend en charge un large éventail d'interfaces:
¢ LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
¢ ICP
Les données relatives à la fréquence de détection sont fournies à l'autorité compétente.
¢ SSTL 25/18
HSTL 18
¢ Les entrées de déclencheur Schmitt, hystérésis jusqu'à 0,5 V
• Les entrées/sorties prennent en charge la prise à chaud
• Termination différentielle sur puce
• Mode de tirage vers le haut ou vers le bas programmable
• Réglage flexible de l'horloge sur la puce
• Huit horloges principales
• Jusqu'à deux horloges de bord pour les interfaces d'E/S à grande vitesse (seulement les côtés supérieur et inférieur)
• Jusqu'à deux PLL analogiques par appareil avec synthèse à fréquence n fractionnée
¢ large plage de fréquences d'entrée (7 MHz à 400 MHz)
• Non volatil, reconfigurable à l'infini
• Activation instantanée ∙ se déclenche en quelques microsecondes
• Solution sécurisée à puce unique
• Programmable par JTAG, SPI ou I2C
• Prend en charge la programmation en arrière-plan de la mémoire non volatile
• Option de démarrage double avec mémoire SPI externe
• Reconfiguration de la transFRTM
• Mise à jour de la logique interne pendant le fonctionnement du système
Applications deLCMXO2-1200UHC-4FTG256I
Les dispositifs MachXO2 sont conçus sur un procédé de 65 nm non volatile à faible puissance.L'architecture de l'appareil présente plusieurs caractéristiques telles que des I/O différentiels à bas bas swing programmables et la possibilité de désactiver les banques d'I/O, les PLL et les oscillateurs sur puce dynamiquement.
Classifications environnementales et d'exportationLCMXO2-1200UHC-4FTG256I
| Attribut |
Définition |
| Statut de la réglementation RoHS |
Conforme à la norme ROHS3 |
| Niveau de sensibilité à l'humidité (MSL) |
3 (168 heures) |
| Statut REACH |
REACH Non affecté |
| Nom de la banque |
3A991D |
| HTSUS |
8542.39.0001 |
