Aperçu intégré XC6SL4-2TQG144C de famille de la puce Spartan-6 d'IC de compteur programmé

Aperçu intégré XC6SL4-2TQG144C de famille de la puce Spartan-6 d'IC de compteur programmé

Famille de la puce Spartan-6 de XC6SL4-2TQG144C Xilinx Parogramm IC

Caractéristiques

• Famille Spartan-6 :

• Spartan-6 LX FPGA : Logique optimisée

• Spartan-6 LXT FPGA : Connectivité périodique ultra-rapide

• Conçu pour le coût bas

• Blocs intégrés efficaces multiples

• Sélection optimisée des normes d'entrée-sortie

• Protections bouleversées

• Paquets fil-collés de plastique à fort débit

• Puissance bas statique et dynamique

• processus de 45 nanomètre optimisé pour le coût et la puissance faible

• Hibernez le mode de puissance-vers le bas pour la puissance nulle

• Suspendez le mode maintient l'état et la configuration avec multibroche réveillent, commandent l'amélioration

• Une tension plus de basse puissance du noyau 1.0V (LX FPGAs, -1L seulement)

• Tension de noyau de la haute performance 1.2V (catégories de vitesse de LX et de LXT FPGAs, -2, -3, et -4)

• Multi-tension, banques multistandard d'interface de SelectIO™

• Taux de transfert des données de jusqu'à 1.050 Mb/s par entrée-sortie de différentiel

• Commande sélectionnable de production, jusqu'à 24 mA par goupille

• 3.3V aux normes et aux protocoles de l'entrée-sortie 1.2V

• Petit prix HSTL et interfaces de mémoire de SSTL

• Conformité chaude d'échange

• Taux de groupe réglables d'entrée-sortie pour améliorer l'intégrité du signal

• Émetteurs-récepteurs périodiques ultra-rapides de GTP dans le LXT FPGAs

• Jusqu'à 3,125 Gb/s

• Interfaces ultra-rapides

Description générale

La famille Spartan®-6 fournit à de principales capacités d'intégration de système le plus bas coût total pour des applications à fort débit. La famille de treize-membre fournit des densités augmentées s'étendant de 3.840 à 147.443 cellules de logique, avec la moitié de la puissance des familles spartiates précédentes, et une connectivité plus rapide et plus complète. Construit sur une technologie transformatrice de cuivre de basse puissance mûre de 45 nanomètre qui fournit l'équilibre optimal du coût, de la puissance, et de l'interprétation, la famille Spartan-6 offre nouveau, une logique entrée plus efficace, des double-registres 6 de consultation de la table (LUT) et une sélection riche des blocs au niveau système intégrés. Ceux-ci incluent 18 RAM de bloc du Kb (2 x Kb 9), tranches de la deuxième génération DSP48A1, contrôleurs de mémoire de SDRAM, blocs augmentés de gestion d'horloge de mélangé-mode, technologie de SelectIO™, poweroptimized les blocs périodiques ultra-rapides d'émetteur-récepteur, blocs compatibles de point final de PCI Express®, modes au niveau système avancés de gestion de puissance, automatique-détectent des options de configuration, et la sécurité augmentée d'IP la protection avec AES et d'ADN de dispositif. Ces caractéristiques fournissent à une alternative programmable peu coûteuse aux produits faits sur commande d'ASIC la facilité d'utilisation sans précédent. Offre de Spartan-6 FPGAs que la meilleure solution pour la logique à fort débit conçoit, DSP grand public conçoit, et des applications incluses sensibles au coût. Spartan-6 FPGAs sont la base programmable de silicium pour les plates-formes visées de conception qui fournissent le logiciel et les composantsmatériels intégrés qui permettent à des concepteurs de se concentrer sur l'innovation dès que leur cycle de développement commencera. Résumé de Spartan-6 FPGA

inclusion : Serial ATA, l'aurore, Ethernet 1G, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort, et XAUI • Le bloc intégré de point final pour PCI Express conçoit (LXT) • Assistance technologique bonne marchée de PCI® compatible avec les 33 mégahertz, 32 - et spécifications 64-bit. • Tranches DSP48A1 efficaces • Traitement des signaux performant d'arithmétique et • Jeûnent l'accumulateur de 18 x 18 multiplicateurs et de 48 bits • Capacité de canalisation et de cascade • Pré-additionneur pour aider des applications de filtre • Blocs intégrés de contrôleur de mémoire • Appui de la RDA, du DDR2, du DDR3, et du LPDDR • Débits jusqu'à 800 Mb/s (largeur de bande de crête de 12,8 Gb/s) • la structure d'autobus de Multi-port avec le fifo indépendant pour réduire la synchronisation de conception publie • Ressources abondantes de logique de la capacité accrue de logique • Registre à décalage facultatif ou appui distribué de RAM • LUTs entré par 6 efficaces améliorent la représentation et réduisent au minimum la puissance • LUT avec de doubles bascules pour des applications centrales de canalisation • Bloc RAM avec un large éventail de granularité • Le bloc rapide RAM avec l'octet écrivent permettent • 18 blocs de Kb qui peuvent être sur option programmés en tant qu'indépendant deux 9 RAM de bloc de Kb • Tuile (CMT) de gestion d'horloge pour la représentation augmentée • Synchronisation à faible bruit et flexible • Les directeurs (DCMs) de pendule à lecture digitale éliminent la déformation de coefficient de biais et d'utilisation d'horloge • Boucles à verrouillage déphasé (PLLs) pour la synchronisation de bas-frousse • Synthèse de fréquence avec la multiplication, la division, et déphaseur simultanés • Seize réseaux globaux d'horloge de bas-biais • Configuration simplifiée, normes de petit prix de soutiens • la goupille 2 automatique-détectent la configuration • Large tiers SPI (jusqu'à x4) et NI appui instantané • Éclair riche de plate-forme de Xilinx de caractéristique avec JTAG • Soutien de MultiBoot de surclassement à distance avec les bitstreams multiples, utilisant la protection de chien de garde • Sécurité augmentée pour la protection de conception • Identificateur unique d'ADN de dispositif pour l'authentification de conception • Chiffrage de bitstream d'AES dans les dispositifs plus grands • Traitement plus rapidement inclus avec augmenté, coût bas, processeur mou de MicroBlaze™ • Industrie-principales conceptions d'IP et de référence

Résumé de caractéristique de Spartan-6 FPGA

Tableau 1 : Résumé de caractéristique de Spartan-6 FPGA de dispositif

Notes : 1. Les estimations de cellules de logique de Spartan-6 FPGA reflètent la capacité accrue de cellules de logique offerte par la nouvelle architecture entrée de 6 LUT.

2. Chaque tranche de Spartan-6 FPGA contient quatre LUTs et huit bascules.

3. Chaque tranche DSP48A1 contient un multiplicateur 18 x 18, un additionneur, et un accumulateur.

4. Les RAM de bloc sont le Kb fondamentalement 18 dans la taille. Chaque bloc peut également être employé en tant qu'indépendant deux 9 blocs de Kb.

5. Chaque CMT contient deux DCMs et un PLL.

Combinaisons de Dispositif-Paquet de Spartan-6 FPGA et I/Os disponible

Tableau 2 : Combinaisons et maximum I/Os disponible du Dispositif-Paquet Spartan-6

Notes :

1. Il n'y a aucun contrôleur de mémoire sur les dispositifs en ces paquets.

2. L'appui de bloc de contrôleur de mémoire est x8 sur les dispositifs XC6SLX9 et XC6SLX16 dans le paquet CSG225. Il n'y a aucun contrôleur de mémoire dans le XC6SLX4.

3. Ces dispositifs sont disponibles en Pb et sans Pb (G) les paquets supplémentaires en tant qu'options de commande standard.

4. Ces paquets soutiennent deux des quatre contrôleurs de mémoire dans les dispositifs de XC6SLX75, de XC6SLX75T, de XC6SLX100, de XC6SLX100T, de XC6SLX150, et de XC6SLX150T.