8 Pin IC programmable ébrèche le microcontrôleur d'AT89S52-24PU avec les octets 8K

8 Pin IC programmable ébrèche le microcontrôleur d'AT89S52-24PU avec les octets 8K

Microcontrôleur à 8 bits d'AT89S52-24PU avec l'éclair programmable de Dans-Système des octets 8K

Caractéristiques

• Compatible avec MCS®-51Products

• octets 8K de mémoire instantanée programmable de (ISP) de Dans-Système – résistance : 1000 écrivez/cycles d'effacement

• 4.0V à la plage de fonctionnement 5.5V

• Opération entièrement statique : 0 hertz à 33 mégahertz

• Serrure à trois nivaux de mémoire de programme

• 256 x RAM interne à 8 bits

• 32 lignes programmables d'entrée-sortie

• Trois minuteries/compteurs de 16 bits

• Huit sources d'interruption

• La Manche duplex de publication périodique d'UART

• Modes de basse puissance de ralenti et de Puissance-vers le bas

• Récupération d'interruption de mode de Puissance-vers le bas

• Horloge de surveillance

• Double indicateur de données

• Drapeau de Puissance-

• Temps de programmation rapide

• Programmation flexible d'ISP (octet et mode page)

• Option d'emballage du vert (Pb/Halide-free)

1. Description

L'AT89S52 est un microcontrôleur à 8 bits de basse puissance et performant de CMOS avec les octets 8K de la mémoire instantanée programmable de dans-système. Le dispositif est manufacturé utilisant la technologie de mémoire non volatile à haute densité d'Atmel et est compatible avec le jeu d'instructions 80C51 et le pinout industriellement compatibles. L'éclair de sur-puce permet à la mémoire de programme d'être dans-système reprogrammé ou par un programmeur de mémoire non volatile conventionnelle. En combinant une unité centrale de traitement à 8 bits souple avec l'éclair programmable de dans-système sur une puce monolithique, l'Atmel AT89S52 est un microcontrôleur puissant qui fournit une solution haut-flexible et rentable à beaucoup d'applications incluses de contrôle. L'AT89S52 fournit les fonctionnalités standard suivantes : octets 8K d'éclair, 256 octets de RAM, 32 lignes d'entrée-sortie, horloge de surveillance, deux indicateurs de données, trois minuteries de 16 bits/compteurs, une architecture à deux niveaux d'interruption de six-vecteur, une porte série duplex, oscillateur de sur-puce, et circuits d'horloge. En outre, l'AT89S52 est conçu avec la logique statique pour l'opération vers le bas à la fréquence nulle et soutient deux modes sélectionnables d'économie de puissance de logiciel. Le mode inactivité arrête l'unité centrale de traitement tout en permettant à RAM, à la minuterie/aux compteurs, à la porte série, et au système d'interruption de continuer de fonctionner. Le mode de Puissance-vers le bas sauve le contenu de RAM mais les gels l'oscillateur, désactivant toute autre puce fonctionne jusqu'à la prochaine remise d'interruption ou de matériel.

De la mémoire de programme si la goupille d'ea est reliée à la terre, tous les efforts de programme sont dirigées vers la mémoire externe. Sur l'AT89S52, si l'ea est relié à VCC, des efforts de programme aux adresses 0000H par 1FFFH sont dirigés vers la mémoire interne et les efforts aux adresses 2000H par FFFFH sont à la mémoire externe.

 La mémoire de données L'AT89S52 met en application 256 octets de sur-puce RAM. Les 128 octets supérieurs occupent un espace d'adressage parallèle aux registres de fonction spéciale. Ceci signifie que les 128 octets supérieurs ont les mêmes adresses comme l'espace de SFR mais sont physiquement séparé de l'espace de SFR. Quand une instruction accède à une adresse ci-dessus 7FH d'emplacement interne, le mode d'adresse utilisé dans l'instruction spécifie si l'unité centrale de traitement accède aux 128 octets supérieurs de RAM ou de l'espace de SFR. Instructions qui emploient l'accès d'adressage direct l'espace de SFR. Par exemple, l'instruction suivante d'adressage direct accède au SFR à l'emplacement 0A0H (qui est P2). MOUVEMENTS 0A0H, instructions de #data qui emploient l'accès d'adressage indirect les 128 octets supérieurs de RAM. Par exemple, l'instruction d'adresses indirecte suivante, où le R0 contient 0A0H, accède à l'octet de données à l'adresse 0A0H, plutôt que P2 (dont l'adresse est 0A0H). Les MOUVEMENTS @R0, note de #data qui empilent des opérations sont des exemples de l'adressage indirect, ainsi les 128 octets supérieurs de données RAM sont disponibles car l'espace de pile.