La carte de silicium ébrèche l'émetteur-récepteur de couche physique d'Ethernet de DP83848C
Émetteur-récepteur simple de couche physique d'Ethernet du port 10/100 Mb/s de la température commerciale de DP83848C PHYTER
La description générale Le DP83848C est une robuste entièrement décrite 10/100 dispositif simple de couche physique de port offrant la consommation de puissance faible, y compris plusieurs états d'indisponibilité intelligents de puissance. Ces modes de puissance faible augmentent la fiabilité de produit globale due à la dissipation de puissance diminuée. Soutenant la puissance des modes intelligents multiples permet à l'application d'employer la quantité minimum absolue de puissance requise pour l'opération. Le DP83848C inclut une horloge 25MHz. Ceci signifie que l'application peut être conçue avec un minimum de pièces externes, qui a consécutivement comme conséquence le plus bas possible coût total de la solution. Le DP83848C connecte facilement aux médias de twisted pair par l'intermédiaire d'un transformateur externe. Les deux MII et RMII sont soutenus en assurant la facilité et la flexibilité de la conception. Le DP83848C comporte les couches inférieures intégrées pour soutenir des protocoles de l'Ethernet le 10BaseT et le 100BASE-TX, qui assure la compatibilité et l'interopérabilité avec toutes autres solutions d'Ethernet basées par normes. Le DP83848C est offert dans un petit facteur de forme (48 goupille LQFP) de sorte qu'un minimum d'espace de conseil soit nécessaire.
Caractéristiques
• 3.3V de basse puissance, technologie de 0.18µm CMOS
• Consommation de puissance faible < 270mW="" Typical="">
• interface de MAC 3.3V
• Automatique-MDIX pour 10/100 Mb/s
• Mode de détection d'énergie
• Horloge de 25 mégahertz
• Interface de SNI (configurable)
• Rév. 1,2 interface de RMII (configurable)
• MII interface périodique de gestion (MDC et MDIO)
• IEEE 802.3u MII
• Automatique-Négociation d'IEEE 802.3u et détection parallèle
• IEEE émetteurs-récepteurs ENDEC, 10BaseT de 802.3u et filtres
• IEEE émetteurs-récepteurs PCS, 100BASE-TX de 802.3u et filtres
• La couche inférieure physique conforme intégrée de la norme ANSI X3.263 TP-PMD avec l'égalisation adaptative et la ligne de base errent compensation
• Opération sans erreur jusqu'à 137 mètres
• Le mode programmable de support de LED, 10 de /100 Mb/s, l'activité, et la collision détectent
• Choisissez l'accès de registre pour le statut complet de PHY
• 10/100 paquet BIST de Mb/s (construit dans l'autotest)
• 48 paquet de la goupille LQFP (7mm) x (7mm)
Connexions spéciales
| Nom de signal |
Type |
Pin | |
Description |
| RBIAS |
I |
24 |
Connexion de résistance de polarisation. 4,87 une résistance du kΩ 1% devrait être reliée de RBIAS à la terre. |
| PFBOUT |
O |
23 |
Production de rétroaction de puissance. Les chapeaux parallèles, 10µ F (tantale préféré) et 0.1µF, devraient être placés près du PFBOUT. Reliez cette goupille à PFBIN1 (borne 18) et à PFBIN2 (borne 37). Voir la section 5,4 pour la goupille appropriée de placement. |
| PFBIN1 PFBIN2 |
I |
18
37
|
Entrée de rétroaction de puissance. Ces goupilles sont alimentées avec la puissance de la goupille de PFBOUT. Un petit condensateur de 0.1µF devrait être relié près de chaque goupille. Note : Ne fournissez pas la puissance à ces goupilles autres qu'à partir de PFBOUT. |
| RÉSERVÉ |
Entrée-sortie |
8,9,10,11,12 |
RÉSERVÉ : Ces goupilles doivent être laissées non liées. |
| RÉSERVÉ |
Entrée-sortie |
20,21 |
RÉSERVÉ : Ces goupilles doivent être tirées vers le haut par 2,2 résistances de kΩ à l'approvisionnement AVDD33. |
Goupilles d'alimentation d'énergie
| Nom de signal |
PIN# |
Description |
| IOVDD33 |
32,48 |
Approvisionnement de l'entrée-sortie 3.3V |
| IOGND |
35,47 |
Au sol d'entrée-sortie |
| DGND |
36 |
Au sol de Digital |
| AVDD33 |
22 |
Approvisionnement 3.3V analogue |
| AGND |
15,19 |
La terre analogue |
