2 Mbit (256Kb x8, bloc de botte) choisissent la mémoire instantanée d'approvisionnement
TENSION d'ALIMENTATION SIMPLE du ± 5V 10% de ■ pour le PROGRAMME, l'EFFACEMENT et les OPÉRATIONS "LECTURE"
TEMPS D'ACCÈS DE ■ : 45 NS
TEMPS de PROGRAMMATION de ■ – 8 µs par l'octet typique
BLOCS de MÉMOIRE du ■ 7 – 1 bloc de botte (emplacement dessus ou bas) – 2 4 principaux blocs de paramètre et
CONTRÔLEUR du ■ PROGRAM/ERASE – algorithme inclus de programme d'octet – algorithme inclus multibloc/de puce effacement – peu de vote et de cabillot de registre de statut
l'EFFACEMENT de ■ SUSPENDENT et REPRENNENT DES MODES – lus et programment un autre bloc pendant l'effacement suspendent
Le ■ OUVRENT la COMMANDE de PROGRAMME de BY-PASS – une production/programme par lots plus rapides
MODE PROVISOIRE DU BLOC UNPROTECTION DE ■
Remplaçant de réserve et automatique de CONSOMMATION de PUISSANCE FAIBLE de ■ –
CYCLES du ■ 100 000 PROGRAM/ERASE par BLOC
■ 20 ANS de CONSERVATION de DONNÉES – Defectivity au-dessous d'année de 13h
SIGNATURE ÉLECTRONIQUE DE ■
– Code de fabricant : 20h
– Code de dispositif supérieur M29F002BT : B0h
– Code de dispositif supérieur M29F002BNT : B0h
– Code de dispositif inférieur M29F002BB : 34h
– Code de dispositif inférieur M29F002BNB : 34h
DESCRIPTION SOMMAIRE
Le M29F002B est une mémoire non-volatile de 2 Mbit (256Kb x8) qui peut être lue, effacée et reprogrammée. Ces opérations peuvent être effectuées utilisant un approvisionnement 5V simple. Sur la mise sous tension la mémoire se transfère sur son mode lu où il peut lire de la même manière qu'une ROM ou une EPROM. Le M29F002B est entièrement arrière - compatible avec le M29F002. La mémoire est divisée en blocs qui peuvent être effacés indépendamment ainsi il est possible de préserver des données valides tandis que de vieilles données sont effacées. Chaque bloc peut être protégé indépendamment pour empêcher le programme accidentel ou pour effacer des commandes de modifier la mémoire. Des commandes de programme et d'effacement sont écrites à l'interface de commande de la mémoire. Un contrôleur de programme/effacement de sur-puce simplifie le processus de programmer ou d'effacer la mémoire en prenant soin de toutes les opérations spéciales qui sont exigées pour mettre à jour le contenu de mémoire. La fin d'une opération de programme ou d'effacement peut être détectée et toutes conditions d'erreur être identifiée. L'ensemble de commande exigé pour commander la mémoire est compatible aux normes de JEDEC.
