Le schéma 6-1. Schéma fonctionnel de l'architecture d'AVR MCU
Afin de maximiser la représentation et le parallélisme, l'AVR emploie une architecture de Harvard – avec des souvenirs distincts et des autobus pour le programme et les données. Des instructions dans la mémoire de programme sont exécutées avec une canalisation à niveau unique. Tandis qu'une instruction est exécutée, la prochaine instruction pré-est cherchée de la mémoire de programme. Ce concept permet des instructions d'être exécuté dans chaque rhythme. La mémoire de programme est mémoire instantanée reprogrammable de Dans-système. Le dossier de registre à accès rapide contient 32 inscriptions à 8 bits de fonctionnement d'usage universel de x à un seul temps d'accès de rhythme. Ceci permet l'opération de (ALU) d'unité d'arithmétique-logique de simple-cycle. Dans une opération typique d'ALU, deux opérandes sont produits à partir du dossier de registre, l'opération est exécutée, et le résultat est stocké de retour dans le dossier de registre – dans un rhythme.
. Les recherches de l'instruction et les exécutions parallèles d'instruction
Remettez à zéro et interrompez la manipulation
L'AVR fournit plusieurs différentes sources d'interruption. Ces interruptions et la remise distincte dirigent chacune ont un vecteur distinct de programme dans l'espace mémoire de programme. Toutes les interruptions sont affectées la personne permettent le peu qui doit être écrit la logique une ainsi que l'interruption globale permet au peu dans le registre de statut afin de permettre l'interruption. Selon la contre-valeur de programme, des interruptions peuvent être automatiquement désactivées quand le peu BLB02 ou BLB12 de serrure de botte est programmé. Cette caractéristique améliore la sécurité de logiciel. Voyez la section « mémoire programmer » à la page 264 pour des détails.
