Microcontrôleurs basés sur pouce du BRAS AT91
Caractéristiques 
• 400 processeur de mégahertz ARM926EJ-S™ ARM® Thumb®
– Cachette de 32 données de K bytes, cachette d'instruction de 32 K bytes, MMU
• Souvenirs – DDR2 banque DDR2/LPDDR, SDRAM/LPSDR du contrôleur 4
– Interface de bus externe soutenant 4 la banque DDR2/LPDDR,
SDRAM/LPSDR, souvenirs statiques, CompactFlash, éclair de non-et de SLC avec la CCE
– Un 64-KByte SRAM interne,
accès de simple-cycle à la vitesse de système
ou vitesse du processeur par l'interface de TCM
– Une ROM 64-KByte interne, incluant la routine d'amorçage
• Périphériques
– Le contrôleur d'affichage à cristaux liquides soutenant STN et TFT montre jusqu'à 1280*860
– ITU-R BT. 601/656 interface de capteur d'image
– Grande vitesse de dispositif d'USB, grande vitesse de centre serveur d'USB
et centre serveur d'USB à toute vitesse avec l'émetteur-récepteur d'OnChip
– 10/100 contrôleur de MAC d'Ethernet de Mbps
– Deux centres serveurs de carte de mémoire à grande vitesse (SDIO, SDCard, MMC)
– AC'97 contrôleur – deux interfaces périphériques périodiques master/slave
– Minuterie à 32 bits/compteurs de deux Trois-canaux
– Deux contrôleurs périodiques synchrones (mode d'I2S)
– Contrôleur de 16 bits de quatre canaux de PWM
– Deux interfaces à deux fils
– Quatre USARTs avec ISO7816, IrDA, Manchester et modes de SPI
– 8 bit CDA du canal 10 avec l'appui d'écran tactile de 4 fils
Description
L'ARM926EJ-S a basé les caractéristiques AT91SAM9G45 la combinaison fréquemment exigée de la fonctionnalité d'interface utilisateurs et la connectivité élevée de débit, y compris le contrôleur d'affichage à cristaux liquides, l'écran tactile résistif, l'interface de caméra, l'audio, l'Ethernet 10/100 et l'USB et le SDIO à grande vitesse. Avec le processeur fonctionnant à 400MHz et à périphériques multiples de débit de 100+ Mbps, l'AT91SAM9G45 a la représentation et la largeur de bande aux médias de réseau ou de mémoire locale pour fournir à expérience appropriée d'utilisateur.
L'AT91SAM9G45 soutient la dernière génération des interfaces de DDR2 et de non-et de mémoire instantanée pour le programme et le stockage de données. Une architecture multicouche interne d'autobus de 133 mégahertz s'est associée à 37 canaux d'accès direct à la mémoire, une double interface de bus externe et a distribué la mémoire comprenant des 64 - le K byte SRAM qui peut être configuré comme mémoire étroitement accouplée (TCM) soutient la largeur de bande élevée exigée par le processeur et les périphériques à grande vitesse.
L'opération 1.8V ou 3.3V de soutien d'I/Os, qui sont indépendamment configurables pour l'interface de mémoire et l'I/Os périphérique. Cette caractéristique élimine complètement le besoin de tous les embrayages de niveau externes. En outre elle soutient 0,8 paquets de lancement de boule pour la fabrication de carte PCB de coût bas. Le contrôleur de gestion de la puissance AT91SAM9G45 comporte le déclenchement efficace d'horloge et une puissance de minimisation de section de support de batterie dans l'active et les modes veille.
Après une puissance de VDDBU sur la remise, la configuration par défaut est RCEN = 1, OSC32EN = 0 et OSCSEL = 0 permettant au système de commencer sur l'oscillateur interne de RC. Les contrôles de programmeur par le logiciel la commutation lente d'horloge et ainsi doivent prendre des précautions pendant la phase de commutation.
