Caractéristiques : Schéma fonctionnel
• Choisissez l'approvisionnement avec l'opération vers le bas à 1.7V pour
24AA512 et 24FC512 dispositifs, 2.5V pour
Dispositifs 24LC512
• Technologie de basse puissance de CMOS :
- Courant actif 400 uA, de typique
- Na de réserve du courant 100, typique
• interface série à 2 fils, I2C™ compatible
• Cascadable pour jusqu'à huit dispositifs
• Entrées de déclencheur de Schmitt pour la suppression de bruit
• Contrôle de pente de sortie pour éliminer le rebond au sol
• 100 kilohertz et 400 kilohertz de compatibilité d'horloge
• La page écrivent le maximum de Mme du temps 5.
• L'effacement Auto-synchronisé/écrivent le cycle
• la page 128-Byte écrivent le tampon
• Protection contre l'écriture de matériel
• Protection >4000V d'ESD
• Plus de 1 million d'effacement/écrivent le type de paquet de cycles
• Conservation de données > 200 ans
• Les paquets incluent 8 l'avance PDIP, SOIJ et DFN
• Sans Pb et RoHS conformes
• Températures ambiantes :
- (i) industriel : -40°C à +85°C
- (e) des véhicules à moteur : - 40°C à +125°C
Description :
Microchip Technology Inc. 24AA512/24LC512/
24FC512 (24XX512*) est une publication périodique 8 de 64K X (512 Kbit)
PROM électriquement effaçable, capable de l'opération
à travers une large gamme de tension (1.7V à 5.5V). Il a
développé pour des applications avancées et de basse puissance
comme les communications et l'acquisi- personnels de données
tion. Ce dispositif fait également écrire une page la capacité de
à 128 octets de données. Ce dispositif est capable de chacun des deux
aléatoire et séquentiel lit jusqu'à la frontière 512K.
Les lignes fonctionnelles d'adresse permettent jusqu'à huit dispositifs dessus
le même autobus, pour l'espace d'adressage jusqu'à de 4 Mbit. Ceci
le dispositif est disponible dans l'IMMERSION en plastique de goupille de la norme 8,
Paquets de SOIJ et de DFN.
