Puce de circuit intégré d'AD9511BCPZ fournisseur d'or de la Chine de puce d'IC de distribution d'horloge de 1,2 gigahertz
CARACTÉRISTIQUES
Noyau à verrouillage déphasé de boucle de bas bruit de phase
Fréquences d'entrée de référence à 250 mégahertz
Prescaler programmable de double-module
Courant programmable de (CP) de pompe de charge
L'approvisionnement distinct de CP (VCPS) développe la gamme de accord
Deux 1,6 gigahertz, entrées d'horloge différentielle
5 diviseurs programmables, 1 à 32, tous les nombres entiers
La phase choisissent pour la sortie-à-sortie le retard que brut s'ajustent
indépendant 3 sorties de 1,2 gigahertz LVPECL
Frousse additive 225 fs RMS de sortie
2 sorties d'horloge de l'indépendant 800 MHz/250 mégahertz LVDS/CMOS
Frousse additive 275 fs RMS de sortie
Le retard fin s'ajustent sur 1 sortie de LVDS/CMOS
Port périodique de contrôle
Avance LFCSP de l'économie de l'espace 48
APPLICATIONS
Basse frousse, basse distribution d'horloge de bruit de phase
Grande vitesse de synchronisation CDA, DACs, DDSs, DDCs, DUCs, MxFEs
Émetteurs-récepteurs de radio de haute performance
Instrumentation de haute performance
Infrastructure à bande large
DESCRIPTION GÉNÉRALE
L'AD9511 fournit une fonction de répartition à sorties multiples d'horloge avec un noyau de la sur-puce PLL.
La conception souligne la bas frousse et bruit de phase pour maximiser la représentation de convertisseur de données.
D'autres applications avec des conditions exigeantes de bruit et de frousse de phase tirent bénéfice également de cette cloison.
La section de PLL se compose d'un diviseur programmable de référence (r) ; un détecteur à faible bruit (PFD) de fréquence de phase ; une pompe de charge de précision (CP) ; et un diviseur programmable de retour (n).
En reliant un VCXO ou un VCO externe aux goupilles de CLK2/CLK2B, des fréquences jusqu'à 1,6 gigahertz peuvent être synchronisées à la référence d'entrée.
Il y a cinq sorties d'horloge indépendante. Trois sorties sont LVPECL (1,2 gigahertz), et deux sont sélectionnables en tant que niveaux de LVDS (800 mégahertz) ou de CMOS (250 mégahertz).
Chaque sortie a un diviseur programmable qui peut être dévié ou placé au clivage par n'importe quel nombre entier jusqu'à 32. La phase d'une sortie d'horloge relativement à une autre sortie d'horloge peut être variée au moyen d'une fonction choisie de phase de diviseur qui sert d'ajustement brut de synchronisation.
Un du LVDS/CMOS produit des caractéristiques un élément à retardement programmable avec les gammes complètes jusqu'à 10 NS du retard. Ce bloc de retard de réglage fin a la résolution de 5 bits, donnant 32 retards possibles dont pour choisir pour chaque arrangement complet.
L'AD9511 approprié idéalement aux applications de synchronisation de convertisseur de données où la représentation maximum de convertisseur est réalisée par codent des signaux avec la frousse de subpicosecond. L'AD9511 est disponible dans 48 une avance LFCSP et peut être actionné à partir d'un approvisionnement simple de 3,3 V.
Un VCO externe, qui exige une gamme prolongée de tension, peut être adapté en reliant l'offre de pompe de charge (VCP) à 5,5 V. La température ambiante est −40°C à +85°C.
Température ambiante – 40°C à +85°C
