DESCRIPTION GÉNÉRALE
GL852 est des solutions toutes neuves du hub de la logique de Genesys qui sont conformes entièrement à la révision 2,0 de spécifications de bus USB. Cette série inclut GL852.
GL852 enfonce un processeur à 8 bits de RISC pour manoeuvrer les registres de contrôle/statut et pour répondre aux demandes du centre serveur d'USB. Les progiciels de GL852 commanderont son entrée-sortie (GPIO) d'usage universel pour accéder à l'EEPROM externe et répondre alors au centre serveur le PID et le VID adaptés aux besoins du client ont configuré dans l'EEPROM externe. Des paramètres par défaut dans la ROM interne de masque est répondus au centre serveur sans avoir EEROM externe. GL852 est conçu pour des clients avec beaucoup de flexibilité. Les arrangements plus compliqués tels que le PID, le VID, et le nombre d'arrangements en aval de ports sont facilement réalisés en programmant l'EEPROM externe (réf. à chapitre 5).
Chaque port en aval de GL852 soutient le statut LED de deux couleurs (vertes/ambre) pour indiquer statut normal/anormal.
Pour répondre entièrement à l'exigence de marche, la série GL852 est une solution multiple de hub de TTT pour fournir à chaque vers le bas port de courant un TTT. Avec le TTT consacré dans chacun vers le bas le port de courant, GL852 peut fournir la meilleure représentation se relient même à plusieurs pleins/à vitesse réduite dispositifs et opérations largeur de bande-consumantes lourdes de fonctionnement concurremment.
| Nom de produit |
Nom de produit |
Mode de puissance |
Appui de LED |
| GL852 |
64LQFP |
Personne/bande |
Vert/ambre |
| GL852 |
48LQFP |
Personne/bande |
Vert/ambre |
| GL852 |
48QFN |
Personne/bande |
Vert/ambre |
CARACTÉRISTIQUES
• Conforme à la révision 2,0 de spécifications d'USB
ports en aval du − 4
Le port ascendant de − soutient (HS) ultra-rapide et le trafic à toute vitesse de (FS)
De − les ports en aval soutiennent le HS, le FS, et le trafic à vitesse réduite de (LS)
tuyau de contrôle du − 1 (point final 0, charge utile de 64 données d'octet) et 1 tuyau d'interruption
(point final 1, 1 charge utile de données d'octet) − vers l'arrière - compatible à la révision 1,1 de spécifications d'USB
• microprocesseur à 8 bits de Sur-puce
architecture comme RISC de −
Jeu d'instructions optimisé par USB de −
Double exécution d'instruction de cycle de −
Représentation de − : 6 MIPS @ de 12MHz
− avec ROM RAM et 2K interne l'octet de 64
− PID adapté aux besoins du client par appui, VID par EEPROM externe de lecture
Configuration en aval de port de soutien de − par EEPROM externe de lecture
• Traducteur (MTT) de transaction multiple
Le − MTT fournit des logiques respectives de contrôle de TTT pour chaque port en aval. C'est un meilleur choix de représentation pour le hub d'USB 2,0.
