La carte EPM3128ATC144-10 programmable IC programmable ébrèche la famille programmable de dispositif logique

 
Famille programmable de dispositif logique de max 3000A
Caractéristiques
■ performant, dispositifs logiques programmables basés sur EEPROM du petit prix CMOS (PLDs) construit sur une architecture de MAX®
programmabilité (ISP) de dans-système du ■ 3.3-V par l'interface commune de (JTAG) de groupe d'action d'essai de la norme 1149,1 intégrés d'IEEE avec la capacité de goupille-verrouillage avancée – circuits d'ISP conformes avec la norme 1532 d'IEEE
Circuits intégrés de (BST) d'essai de frontière-balayage de ■ conformes avec la norme 1149.1-1990 d'IEEE
Le ■ a augmenté des caractéristiques d'ISP : – Algorithme augmenté d'ISP pour – peu d'ISP_Done pour assurer la programmation complète – la résistance cabreuse plus rapidement de programmation sur des goupilles d'entrée-sortie pendant la programmation de dans-système
■ PLDs à haute densité s'étendant de 600 à 10 000 portes utilisables
retards de logique de goupille-à-goupille du ■ 4,5 NS avec de contre- fréquences de jusqu'à 227,3 mégahertz
Interface d'entrée-sortie de MultiVoltTM de ■ permettant au noyau de dispositif de courir à 3,3 V, alors que les goupilles d'entrée-sortie sont compatibles avec des niveaux de la logique 5.0-V, 3.3-V, et 2.5-V
Comptes de Pin de ■ s'étendant de 44 à 256 en un grand choix de paquet plat (TQFP) de quadruple mince, paquet plat (PQFP) de quadruple en plastique, support intermédiaire en plastique de J-avance (PLCC), et paquets FineLine de BGATM
Appui chaud-socketing de ■
Structure continue de cheminement de (PIA) de rangée programmable d'interconnexion de ■ pour la représentation rapide et prévisible
Température ambiante industrielle de ■
PCI de ■ compatible
architecture qui respecte les autobus de ■ comprenant le contrôle programmable de groupe-rate
option de sortie d'Ouvert-drain de ■
Les bascules programmables de macrocell de ■ avec clair individuel, le préréglage, l'horloge, et l'horloge permettent des contrôles
Mode programmable de puissance-économie de ■ pour une réduction de puissance de plus de 50% de chaque macrocell
Distribution configurable de produit-terme d'extenseur de ■, permettant jusqu'à 32 termes de produit par macrocell
Peu programmable de sécurité de ■ pour la protection des conceptions de propriété industrielle
Le ■ a augmenté les caractéristiques architecturales, incluant : – 6 ou 10 goupillent ou la sortie motivée par la logique permettent les signaux – deux signaux d'horloge globaux avec l'inversion facultative – les ressources augmentées d'interconnexion pour le routability amélioré – contrôle programmable de groupe-rate de sortie
Appui de conception du logiciel de ■ et endroit-et-itinéraire automatique donné par les systèmes de développement d'Altera pour les PCs basés sur Windows et le Sun SPARCstations, et HP 9000 séries 700/800 poste de travail
L'entrée de conception de ■ et l'appui supplémentaires de simulation ont fourni par EDIF 2 0 0 et 3 dossiers de 0 0 netlist, bibliothèque des modules paramétrisés (LPM), Verilog HDL, VHDL, et d'autres interfaces aux outils populaires d'EDA de tiers fabricants tels que la cadence, la logique d'exemplaire, les graphiques de mentor, l'OrCAD, le Synopsys, le Synplicity, et le VeriBest
L'appui de programmation de ■ avec l'unité de programmation principale d'Altera (MPU), communications de MasterBlasterTM câblent, câble de téléchargement de ports parallèles de ByteBlasterMVTM, câble périodique de téléchargement de BitBlasterTM aussi bien que matériel de programmation de tiers fabricants et n'importe quel appareil de contrôle en circuit qui soutient les dossiers standard de (STAPL) de langage d'essai et de programmation de JamTM (.jam), les dossiers d'Octet-code de la confiture STAPL (.jbc), ou les dossiers périodiques de format de vecteur (.svf)
Description fonctionnelle
L'architecture de max 3000A inclut les éléments suivants :
La rangée de logique de ■ bloque (LABs)
■ Macrocells
Termes de produit d'extenseur de ■ (en commun et parallèle)
Rangée programmable (PIA) d'interconnexion de ■
Blocs de gestion d'entrée-sortie de ■
L'architecture de max 3000A inclut quatre entrées consacrées qui peuvent être employées en tant qu'entrées polyvalentes ou comme les signaux de commande ultra-rapides et globaux (l'horloge, l'espace libre, et deux produits permettent des signaux) pour chaque macrocell et goupille d'entrée-sortie. Le schéma 1 montre l'architecture des dispositifs de max 3000A.
Schéma fonctionnel de dispositif du schéma 1. max 3000A

Note : (1) les dispositifs d'EPM3032A, d'EPM3064A, d'EPM3128A, et d'EPM3256A ont six produit permet. Les dispositifs d'EPM3512A ont 10 produits permet.
Capacités absolues de dispositif de max 3000A

Note :
(1) la tension d'entrée minimum de C.C est – 0,5 V. Pendant les transitions, les entrées peuvent sous-évaluer – 2,0 V ou dépasser à 5,75 V pour des courants d'entrée moins de 100 mA et périodes de plus court que 20 NS.
 
 
 
Offre courante (vente chaude)