74HC00D IC électronique ébrèche la porte NON-ET entrée du quadruple 2

 
74HC00 ; 74HCT00
Porte NON-ET entrée du quadruple 2
 
CARACTÉRISTIQUES
• Se conforme à la norme non 8-1A de JEDEC
• Protection d'ESD :
  HBM EIA/JESD22-A114-A dépasse 2000 V
  Le millimètre EIA/JESD22-A115-A dépasse 200 V
• Spécifique de −40 au °C +85 et de −40 à +125 °C.
 
DESCRIPTION
Les 74HC00/74HCT00 sont les dispositifs ultra-rapides de la SI-porte CMOS et sont goupille compatible avec la puissance faible Schottky TTL (LSTTL). Ils sont spécifiés conformément à la norme non 7A de JEDEC.
 
Les 74HC00/74HCT00 fournissent la fonction de non-et entrée par 2.
 
DONNÉES DE RÉFÉRENCE RAPIDE
LA TERRE = 0 V ; Tamb = °C 25 ; TR = tf = 6 NS.

Notes
1. _{Lepalladiumde} C est employé pour déterminer la dissipation de puissance dynamique (P_D dans le µW).
    P_cc² de ×_du × f_idu × V de_palladium de_D = de C N + Σ (C_Lcc de × f_o de × V²) où :
    f_i = fréquence entrée dans le mégahertz ;
    f_o = fréquence produite dans le mégahertz ;
    C_L = capacité produite de charge dans le PF ;
    V_cc = tension d'alimentation en volts ;
    Sorties de commutation de charge de N = de total ;
    Σ (× FO de × VCC2 de CL) = somme des sorties.
2. Pour 74HC00 la condition est V_I = la terre à V_cc.
    Pour 74HCT00 la condition est V_I = la terre au − 1,5 V. de V_cc.
 
Brochage Fig.1 DIP14, SO14 et (T) SSOP14.

 
Brochage Fig.2 DHVQFN14.                                   Diagramme de logique Fig.3 (une porte).

             
 
           
 
 
 
 
 
 
 
 
 
 
Diagramme de la fonction Fig.4.                                      Symbole de logique du CEI Fig.5.