Convertisseur analogique-numérique de la puce 14-Bit de circuit intégré d'AD7940BRMZ

3 mW, 100 kSPS, 14-Bit CDA dans 6-Lead SOT-23 AD7940

CARACTÉRISTIQUES

• Vitesse rapide de sortie : kSPS 100

• Spécifique pour la_{densité doublede} V de 2,5 V à 5,5 V

• Puissance faible

    type de 4 mW au kSPS 100 avec 3 approvisionnements de V

    type de 17 mW au kSPS 100 avec 5 approvisionnements de V

• Grande largeur de bande d'entrée : 81 DB SINAD à 10 kilohertz de fréquence d'entrée

• Puissance flexible/gestion périodique de la fréquence d'horloge

• Aucun retards de canalisation

• Interface série à grande vitesse

    SPI®/QSPI™/MICROWIRE™/DSP compatible

• Mode veille : 0,5 µA maximum

• paquets de 6-Lead SOT-23 et de 8-Lead MSOP

APPLICATIONS

• Systèmes à piles

    Personals digitaux assistants

    Instruments médicaux

    Communications mobiles

• Instrumentation et systèmes de contrôle

• Systèmes par acquisition de données à distance

DESCRIPTION GÉNÉRALE

L'AD79401 est 14 un bit, puissance faible rapide et, l'approximation successive CDA. La pièce fonctionne alimentation à partir 2,50 de V simple à de 5,5 V d'énergie et comporte des taux de sortie jusqu'au kSPS 100. La pièce contient un amplificateur à faible bruit et large de voie-et-prise de largeur de bande qui peut manipuler des fréquences d'entrée au-dessus de 7 mégahertz.

Le processus de conversion et les par acquisition de données sont commandés utilisant le CS et l'horloge périodique, permettant aux dispositifs de se connecter par interface aux microprocesseurs ou au DSPs. Le signal d'entrée est prélevé sur le bord en baisse du CS et la conversion est également lancée en ce moment. Il n'y a aucun retard canalisé lié à la cloison.

L'AD7940 emploie des techniques de conception avancées pour réaliser la dissipation de puissance faible très aux vitesses rapides de sortie. La référence pour la pièce est prise intérieurement de la_{densité doublede} V, qui permet le plus grand choix dynamique d'entrée au CDA. Ainsi, la gamme d'entrée analogique pour la présente partie est 0_{densités doubles} de V à_de V. Le taux de conversion est déterminé par la fréquence de SCLK.

La présente partie comporte une approximation successive standard CDA avec le contrôle précis de l'instant d'échantillonnage par l'intermédiaire d'un CS entré et une fois outre du contrôle de conversion.

POINTS CULMINANTS DE PRODUIT

1. 14 premier bit CDA dans un paquet SOT-23.

2. Sortie élevée avec la consommation de puissance faible.

3. Puissance flexible/gestion périodique de la fréquence d'horloge. Le taux de conversion est déterminé par l'horloge périodique, accordant le temps de conversion être réduit par l'augmentation périodique de la fréquence d'horloge. Ceci permet à la puissance moyen d'être réduite quand un mode de puissance-vers le bas est employé tout en ne convertissant pas. La pièce comporte également un mode d'arrêt pour maximiser l'efficacité de puissance aux taux inférieurs de sortie. La puissance est 0,5 µA maximum quand pendant l'arrêt.

4. Référence dérivée de l'alimentation d'énergie.

5. Aucun retard de canalisation

SCHÉMA FONCTIONNEL FONCTIONNEL

CAPACITÉS ABSOLUES T_A = 25°C, sauf indication contraire

Les courants 1 passagers de jusqu'à 100 mA ne causeront pas le verrou- de thyristor.

Les efforts au-dessus de ceux énumérés sous des capacités absolues peuvent endommager permanent le dispositif. C'est un effort évaluant seulement ; l'opération fonctionnelle du dispositif à ces derniers ou d'aucune autre condition au-dessus de ceux énumérés dans les sections opérationnelles de ces spécifications n'est pas impliquée. L'exposition aux conditions de capacité absolue pendant des périodes prolongées peut affecter la fiabilité de dispositif.

Offre courante (vente chaude)