M24C08-WMN6TP 16Kbit, 8Kbit, 4Kbit, 2Kbit et 1Kbit autobus EEPROM du ² C de la publication périodique I

M24C08-WMN6TP 16Kbit, 8Kbit, 4Kbit, 2Kbit et 1Kbit autobus EEPROM du ² C de la publication périodique I

CARACTÉRISTIQUES RÉCAPITULATIVES

L'interface série à deux fils d'I2C soutient le protocole 400kHz

Tension d'alimentation simple : – 4,5 à 5.5V pour M24Cxx – 2,5 à 5.5V pour M24Cxx-W – 1,8 à 5.5V pour M24Cxx-R écrivent l'entrée de contrôle

L'OCTET et la PAGE ÉCRIVENT (jusqu'à 16 octets)

 Modes LUS ALÉATOIRES et SÉQUENTIELS

Cycle de programmation Auto-synchronisé

Incrémentation d'adresse automatique

Comportement augmenté d'ESD/Latch-Up

Plus de 1 million d'effacement/écrivent des cycles

Conservation de plus de 40 données d'an

DESCRIPTION SOMMAIRE

Ces dispositifs programmables effaçables de la mémoire d'I2C-compatible électriquement (EEPROM) sont organisés en tant que 2048/1024/512/256/128 x 8 (M24C16, M24C08, M24C04, M24C02, M24C01).

2C emploie un interface série à deux fils, comportant une ligne de données bidirectionnelle et une ligne d'horloge. Les dispositifs portent un type de dispositif de bit de l'élément 4 le code d'identificateur (1010) selon la définition d'autobus d'I2C. Le dispositif se comporte comme esclave dans le protocole d'I2C, avec toutes les opérations de mémoire synchronisées par l'horloge périodique. Lisez et écrivez les opérations sont lancés par un état de début, produit par le maître d'autobus. L'état de début est suivi d'un code choisi de dispositif et du peu du RW (comme décrit dans le tableau 2.), terminés par un peu de reconnaissance.

En écrivant des données à la mémoire, le dispositif insère une reconnaissance mordue pendant la 9ème fois de peu, suivant la transmission à 8 bits du maître d'autobus. Quand des données sont lues par le maître d'autobus, le maître d'autobus accuse réception de l'octet de données de la même manière. Des transferts des données sont terminés par un état d'arrêt après un ACK pour Write, et après un NoAck pour lu.

Puissance sur la remise : VCC protection contre l'écriture de lock-out

Afin d'empêcher la corruption des données et négligent écrivez les opérations pendant la mise sous tension, une puissance sur le circuit de (POR) de remise est inclus. À la mise sous tension, la remise interne est jugée active jusqu'à ce que VCC ait atteint la valeur- seuil de POR, et toutes les opérations sont handicapées – le dispositif ne répondra à aucune commande. De la même manière, quand les gouttes VCC de la tension d'opération, au-dessous de la valeur- seuil de POR, toutes les opérations sont handicapées et le dispositif ne répondra à aucune commande. Un VCC stable et valide (comme défini dans tableau 6. et tableau 7.) doit être appliqué avant d'appliquer n'importe quel signal de logique.

DESCRIPTION DE SIGNAL

Horloge périodique (SCL). Ce signal d'entrée est employé au stroboscope toutes les données dans et hors du dispositif. Dans les applications où ce signal est employé par les dispositifs slaves pour synchroniser l'autobus à une horloge plus lente, le maître d'autobus doit avoir un résultat ouvert de drain, et une résistance cabreuse peut être reliée de l'horloge périodique (SCL) à VCC. (Le schéma 4. indique comment la valeur de la résistance cabreuse peut être calculée). Dans la plupart des applications, bien que, cette méthode de synchronisation ne soit pas utilisée, et ainsi dans la résistance cabreuse n'est pas nécessaire, à condition que le maître d'autobus ait un va-et-vient (plutôt que le drain ouvert) produit.

Données périodiques (SDA). Ce signal bidirectionnel est utilisé comme moyen pour transférer des données dans ou hors du dispositif. C'est un drain ouvert produit qui peut être fil-OR'ed avec l'autre drain ouvert ou ouvrir des signaux de collecteur sur l'autobus. Une résistance de tir vers le haut doit être reliée des données périodiques (SDA) à VCC. (Le schéma 4. indique comment la valeur de la résistance cabreuse peut être calculée).

La puce permettent (E0, E1, E2). Ces signaux d'entrée sont utilisés comme moyen pour placer la valeur qui doit être recherchée sur les trois peu moins significatifs (b3, b2, b1) des 7 - code choisi de dispositif de peu. Ces entrées doivent être attachées à VCC ou à VSS, pour établir le code choisi de dispositif.

Écrivez le contrôle (WC). Ce signal d'entrée est utile pour protéger le contenu entier de la mémoire contre négligent écrivent des opérations. Écrivez les opérations sont désactivés à la rangée entière de mémoire quand écrivez le contrôle (WC) est conduit haut. Une fois déconnecté, on laisse le signal est intérieurement lu comme VIL, et écrit des opérations. Quand écrivez le contrôle (WC) est conduit haut, dispositif choisi et des octets d'adresse sont reconnus, des octets de données ne sont pas reconnus.

Offre de vente chaude ! ! !