K4S641632H - La puce 64Mb H du circuit intégré UC75 meurent SDRAM synchrone IC

K4S641632H - La puce 64Mb H du circuit intégré UC75 meurent SDRAM synchrone IC

4M x 4Bit X 4/2M x 8Bit X 4/1M x 16Bit X DRACHME synchrone de 4 banques

CARACTÉRISTIQUES

• Alimentation de l'énergie 3.3V standard de JEDEC

• LVTTL compatible avec l'adresse multiplexée

• Opération de quatre banques

• MME cycle avec des programmes d'e-mail de référence

  -. Latence de CAS (2 et 3)

  -. Longueur d'éclat (1, 2, 4, 8 et feuillet plein)

  -. Type d'éclat (séquentiel et imbrication)

• Toutes les entrées sont prélevées au bord allant positif de l'horloge système

• L'éclat a lu à bit unique écrivent l'opération

• DQM (x4, x8) et L (U) DQM (x16) pour le masquage

• L'automobile et l'individu régénèrent

• 64ms régénèrent la période (cycle 4K)

• paquet sans Pb

• RoHS conforme

DESCRIPTION GÉNÉRALE

Le K4S640432H/K4S640832H/K4S641632H est débit 67 108 864 élevé synchrone de bits RAM dynamique organisé en tant que 4 x 4 194 304 mots par 4 mots, de bits/4 x 2 097 152 par 8 mots, de bits/4 x 1 048 576 par 16 bits, fabriqués avec la technologie de la haute performance CMOS du ′ s de SAMSUNG. La conception synchrone permet le contrôle précis de cycle avec l'utilisation des transactions d'entrée-sortie d'horloge système sont possible sur chaque rhythme. La gamme des fréquences d'opération, la longueur programmable d'éclat et les latences programmables permettent au même dispositif d'être utile pour un grand choix de largeur de bande élevée, applications de système mémoire de haute performance.

CAPACITÉS ABSOLUES

Note :

Les dommages permanents de dispositif peuvent se produire si « des ESTIMATIONS MAXIMUM d'ASOLUTE » sont dépassées.

L'opération fonctionnelle devrait être limitée à la condition de fonctionnement recommandée.

L'exposition à la tension plus haut que recommandée pendant des périodes prolongées a pu affecter la fiabilité de dispositif.

Dimension physique de paquet

Offre courante (vente chaude)