Publication périodique à 8 bits simple de registre à décalage de 74HC595D NXP à 16-Pin périodique/parallèle AINSI
Spécifications techniques de produit
UE RoHS |
Conforme |
ECCN (US) |
EAR99 |
Statut de partie |
Actif |
HTS |
8542.32.00.71 |
Des véhicules à moteur |
Non |
PPAP |
Non |
Famille de logique |
HC |
Fonction de logique |
Registre à décalage |
Mode d'opération |
Publication périodique à périodique/à parallèle |
Nombre d'éléments par puce |
1 |
Nombre d'entrées d'élément |
1 |
Le nombre d'entrée de compte permet |
0 |
Nombre d'entrées de sélection par élément |
0 |
Nombre de sorties d'élément |
9 |
Nombre d'étapes |
8 |
Type remis à zéro |
Asynchrone |
Type de direction |
Unidirectionnel |
Type de déclenchement |
Positif-bord |
CL maximum maximum de temps de retard de propagation @ (NS) |
175@2V|35@4.5V|30@6V |
Temps de retard absolu de propagation (NS) |
265 |
Technologie transformatrice |
CMOS |
Type de sortie |
3-State |
Tension d'alimentation minimum d'opération (v) |
2 |
Tension d'alimentation typique d'opération (v) |
5 |
Tension d'alimentation maximum d'opération (v) |
6 |
Courant tranquille maximum (mA) |
0,16 |
Condition d'essai de retard de propagation (PF) |
50 |
Le parallèle permettent l'entrée |
Non |
Sortie terminale de compte |
Non |
Température de fonctionnement minimum (°C) |
-40 |
Température de fonctionnement maximum (°C) |
125 |
Paquet de fournisseur |
AINSI |
Pin Count |
16 |
Support |
Bâti extérieur |
Taille de paquet |
1,45 (maximum) |
Longueur de paquet |
10 (maximum) |
Largeur de paquet |
4 (maximum) |
La carte PCB a changé |
16 |
P/N relatif : 74HC595D Toshiba
74HC595D-Q100,118