 
                            
                                            Add to Cart
Série du noyau I5 du processeur I5-6585R SR2TY d'ordinateur de bureau (6MB cachette, jusqu'à 3.6GHz) - unité centrale de traitement de bureau
 
Le noyau i5-6585R est un microprocesseur mobile de représentation à extrémité élevé 64-bit du quadruple-noyau x86 présenté par Intel début 2016. L'i5-6585R, qui est basé sur le microarchitecture de Skylake et est fabriqué sur un processus de 14 nanomètre, a une fréquence basse de 2,8 gigahertz et une fréquence de poussée de turbo de jusqu'à 3,6 gigahertz avec un TDP de 65 W. Ce processeur incorpore Iris Pro Graphics 580 graphiques intégrés fonctionnant à 350 mégahertz avec une fréquence de turbo de 1,1 gigahertz et de MIB 128 de incorporation de sur-paquet d'eDRAM. Ce modèle soutient la contre-clavette 64 de la mémoire DDR4-2133 à canal double.
  
Nombre i5-6585R de processeur
| Nombre de processeur | i5-6585R | 
| Famille | Noyau i5 | 
| Technologie (micron) | 0,014 | 
| Vitesse du processeur (gigahertz) | 2,8 | 
| Taille de la cachette L2 (KBs) | 1024 | 
| Taille de la cachette L3 (mb) | 6 | 
| Le nombre de noyaux | 4 | 
| EM64T | Soutenu | 
| Technologie de HyperThreading | Non soutenu | 
| Technologie de virtualisation | Soutenu | 
| Technologie augmentée de SpeedStep | Soutenu | 
| Caractéristique mordue pardébronchement | Soutenu | 
Informations générales :
| Type | Unité centrale de traitement/microprocesseur | 
| Segment de marché | Bureau | 
| Famille |  | 
| Numéro de type |  | 
| Fréquence | 2800 mégahertz | 
| Fréquence maximum de turbo | 3600 mégahertz (1 noyau) 3500 mégahertz (2 noyaux) 3300 mégahertz (3 noyaux) 3100 mégahertz (4 noyaux) | 
| Vitesse d'autobus | 8 GT/s DMI | 
| Multiplicateur d'horloge | 28 | 
| Paquet | 1440-ball micro-FCBGA | 
| Prise | BGA1440 | 
| Taille | 1,65 » x 1,1"/4.2cm x 2.8cm | 
| Date d'introduction | 24 avril 2016 | 
| Date de la Fin-de-vie | La date passée d'ordre pour des processeurs de plateau est le 30 juin 2017 La date passée d'expédition pour des processeurs de plateau est le 8 décembre 2017 | 
  
Architecture Microarchiteture :
  
| Microarchitecture | Skylake | 
| Creusez la progression | N0 (SR2QR, SR2TY) | 
| Processus de fabrication | 0,014 microns | 
| Largeur de données | bit 64 | 
| Le nombre de noyaux d'unité centrale de traitement | 4 | 
| Le nombre de fils | 4 | 
| Unité de virgule flottante | Intégré | 
| Taille de niveau 1 cachette | cachettes d'instruction de 4 x 32 KBs cachettes de données de 4 x 32 KBs | 
| Taille de niveau 2 cachettes | cachettes de 4 x 256 KBs | 
| Taille de niveau 3 cachettes | le mb 6 a partagé la cachette | 
| Taille de niveau 4 cachettes | Mb 128 | 
| Mémoire physique | 64 GIGAOCTETS | 
| Multitraitement | Monoprocesseur | 
| Prolongements et technologies | 
 | 
| Caractéristiques de puissance faible | Technologie augmentée de SpeedStep | 
 
Périphériques/composants intégrés :
| Contrôleur d'affichage | 3 affichages | 
| Graphiques intégrés | Type de GPU : Intel Iris Pro 580 Rangée de graphiques : GT4e Microarchitecture : GEN 9 Modules exécution : 72 Fréquence basse (mégahertz) : 350 Fréquence maximum (mégahertz) : 1100 | 
| Contrôleur de mémoire | Le nombre de contrôleurs : 1 Canaux de mémoire : 2 Mémoire soutenue : DDR3L-1333, DDR3L-1600, DDR4-1866, DDR4-2133 DIMMs par canal : 2 Largeur de bande maximum de mémoire (GB/s) : 34,1 | 
| D'autres périphériques | 
 | 
 
Paramètres électriques/thermiques :
  
| Température de fonctionnement maximum | 71°C | 
| Thermal Design Power | 65 watts |