Processeur d'unité centrale de traitement Xeon E5640 SLBVC de serveur (12M Cache, vers le haut de to2.66 hertz) - processeur de bureau
Le Xeon E5640 emploie l'architecture Westmere-PE pour le processus de 32 nanomètre ; Les canalisations d'Intel Xeon E5640 2,66 gigahertz, 12MB cachent, les autobus de QPI, 5,86 GT/s, et soutient l'accélération de Rui-fréquence.
Nombre E5640 de processeur
| Nombre de processeur | E5640 |
| Famille | Xeon |
| Technologie (micron) | 0,032 |
| Vitesse du processeur (gigahertz) | 2,667 |
| Vitesse d'autobus (mégahertz) | 2933 (QPI) |
| Taille de la cachette L2 (KBs) | 1024 |
| Taille de la cachette L3 (mb) | 12 |
| Le nombre de noyaux | 4 |
| EM64T | Soutenu |
| Technologie de HyperThreading | Soutenu |
| Technologie de virtualisation | Soutenu |
| Technologie augmentée de SpeedStep | Soutenu |
| Caractéristique mordue pardébronchement | Soutenu |
| Notes | Double-traitement |
Informations générales :
| Type | Unité centrale de traitement/microprocesseur |
| Segment de marché | Serveur |
| Famille | Intel Xeon 5600 |
| Numéro de type | E5640 |
| Fréquence | 2667 mégahertz |
| Fréquence maximum de turbo | 2933 mégahertz (1 ou 2 noyaux)
2800 mégahertz (3 ou 4 noyaux) |
| Vitesse d'autobus | 5,86 GT/s QPI (2933 mégahertz) |
| Multiplicateur d'horloge | 20 |
| Paquet | 1366-land Flip-Chip Land Grid Array (FC-LGA10) |
| Prise | Prise 1366/B/LGA1366 |
| Taille | 1,77 » » de x 1,67/4.5cm x 4.25cm |
| Date d'introduction | 16 mars 2010 |
| Date de la Fin-de-vie | La date passée d'ordre pour les processeurs incorporés est le 15 novembre 2015
La date passée d'expédition pour les processeurs incorporés est le 15 mai 2016 |
Architecture/Microarchitecture :
| Microarchitecture | Westmere |
| Plate-forme | TYLERSBURG-PE
TYLERSBURG-en
LE TYLERSBURG-WS |
| Noyau de processeur | WESTMERE-PE |
| Creusez la progression | B1 (Q4EV, SLBVC) |
| CPUID | 206C2 (SLBVC) |
| Processus de fabrication | haut-k processus de porte en métal de 0,032 microns |
| Largeur de données | bit 64 |
| Le nombre de noyaux d'unité centrale de traitement | 4 |
| Le nombre de fils | 8 |
| Unité de virgule flottante | Intégré |
| Taille de niveau 1 cachette | 4 x 32 la manière du KB 4 a placé les cachettes associatives d'instruction
4 x 32 la manière du KB 8 a placé les cachettes associatives de données |
| Taille de niveau 2 cachettes | 4 x 256 la manière du KB 8 a placé les cachettes associatives |
| Taille de niveau 3 cachettes | 12 la manière du mb 16 a placé la cachette partagée associative |
| Mémoire physique | 288 GIGAOCTETS |
| Multitraitement | Jusqu'à 2 processeurs |
| Prolongements et technologies | - Instructions MMX
- SSE/couler des prolongements de SIMD
- SSE2/couler les prolongements 2 de SIMD
- SSE3/couler les prolongements 3 de SIMD
- SSSE3/prolongements coulants supplémentaires 3 de SIMD
- SSE4/SSE4.1 + SSE4.2/couler les prolongements 4 de SIMD
- AES/instructions standard chiffrage avancé
- EM64T/technologie mémoire prolongée 64/Intel 64
- NX/XD/exécutent le peu de débronchement
- HT/technologie de Hyper-filetage
- Technologie de VT-x/virtualisation
- VT-d/virtualisation pour l'entrée-sortie dirigée
- TBT/technologie de Turbo Boost
- TXT/technologie de confiance d'exécution
|
| Caractéristiques de puissance faible | Technologie augmentée de SpeedStep |
Périphériques/composants intégrés :
| Graphiques intégrés | Aucun |
| Contrôleur de mémoire | Le nombre de contrôleurs : 1
Canaux de mémoire : 3
Mémoire soutenue : DDR3-800, DDR3-1066
Largeur de bande maximum de mémoire (GB/s) : 25,6
La CCE a soutenu : Oui |
| D'autres périphériques | Interconnexion rapide de chemin (2 liens) |
Paramètres électriques/thermiques :
| Noyau de V | 0.8V - 1.3V |
| Température de fonctionnement maximum | 77.6°C |
| Thermal Design Power | 80 watts |
