Série du noyau I5 de la puce de processeur d'unité centrale de traitement I5-6300HQ SR2FP (6MB cachette, jusqu'à 3.2GHz) - unité centrale de traitement de carnet
Le noyau i5-6300HQ est un processeur de quadruple-noyau basé sur l'architecture de Skylake, qui a été lancée en septembre 2015. En plus de quatre noyaux d'unité centrale de traitement (aucun appui de Hyper-filetage) a synchronisé à 2,3 - 3,2 gigahertz (4 noyaux : maximum 2,8 gigahertz, 2 noyaux : le maximum 3,0 gigahertz), la puce intègre également HD Graphics 530 GPU et un contrôleur à canal double de la mémoire DDR4-2133/DDR3L-1600. L'unité centrale de traitement est fabriquée utilisant un processus de 14 nanomètre avec des transistors de FinFET.
Nombre i5-6300HQ de processeur
| Nombre de processeur | i5-6300HQ |
| Famille | Mobile du noyau i5 |
| Technologie (micron) | 0,014 |
| Vitesse du processeur (gigahertz) | 2,3 |
| Taille de la cachette L2 (KBs) | 1024 |
| Taille de la cachette L3 (mb) | 6 |
| Le nombre de noyaux | 4 |
| EM64T | Soutenu |
| Technologie de HyperThreading | Non soutenu |
| Technologie de virtualisation | Soutenu |
| Technologie augmentée de SpeedStep | Soutenu |
| Caractéristique mordue pardébronchement | Soutenu |
Informations générales :
Architecture Microarchiteture :
| Microarchitecture | Skylake |
| Noyau de processeur | Skylake-H |
| Steppings de noyau | N0 (SR2SK)
R0 (SR2FP) |
| Processus de fabrication | 0,014 microns |
| Largeur de données | bit 64 |
| Le nombre de noyaux d'unité centrale de traitement | 4 |
| Le nombre de fils | 4 |
| Unité de virgule flottante | Intégré |
| Taille de niveau 1 cachette | 4 x 32 la manière du KB 8 a placé les cachettes associatives d'instruction
4 x 32 la manière du KB 8 a placé les cachettes associatives de données |
| Taille de niveau 2 cachettes | 4 x 256 la manière du KB 4 a placé les cachettes associatives |
| Taille de niveau 3 cachettes | 6 la manière du mb 12 a placé la cachette partagée associative |
| Mémoire physique | 64 GIGAOCTETS |
| Multitraitement | Non soutenu |
| Prolongements et technologies | - Instructions MMX
- SSE/couler des prolongements de SIMD
- SSE2/couler les prolongements 2 de SIMD
- SSE3/couler les prolongements 3 de SIMD
- SSSE3/prolongements coulants supplémentaires 3 de SIMD
- SSE4/SSE4.1 + SSE4.2/couler les prolongements 4 de SIMD
- AES/instructions standard chiffrage avancé
- AVX/prolongements avancés de vecteur
- AVX2/prolongements avancés 2,0 de vecteur
- BMI/BMI1 + BMI2/instructions modification de configuration binaire
- F16C / instructions à point mobile de 16 bits de conversion
- Opérande FMA3/3 fondu Multiplier-pour ajouter des instructions
- EM64T/technologie mémoire prolongée 64/Intel 64
- NX/XD/exécutent le peu de débronchement
- Technologie de VT-x/virtualisation
- VT-d/virtualisation pour l'entrée-sortie dirigée
- Technologie 2,0 de TBT 2,0/Turbo Boost
- TSX/prolongements transactionnels de synchronisation
- Multiplexeur/prolongements de protection de la mémoire
- SGX/garde Extensions de logiciel
|
| Caractéristiques de puissance faible | Technologie augmentée de SpeedStep |
Périphériques/composants intégrés :
| Contrôleur d'affichage | 3 affichages |
| Graphiques intégrés | Type de GPU : HD 530
Rangée de graphiques : GT2
Microarchitecture : GEN 9
Modules exécution : 24
Fréquence basse (mégahertz) : 350
Fréquence maximum (mégahertz) : 950 |
| Contrôleur de mémoire | Le nombre de contrôleurs : 1
Canaux de mémoire : 2
Mémoire soutenue : DDR3L-1600, LPDDR3-1866, DDR4-2133
Largeur de bande maximum de mémoire (GB/s) : 34,1 |
| D'autres périphériques | - Les médias directs connectent 3,0
- Interface de PCI Express 3,0 (16 ruelles)
|
Paramètres électriques/thermiques :
| Température de fonctionnement maximum | 100°C |
| Thermal Design Power | 15 watts |
| Puce de processeur d'unité centrale de traitement |
