Puce de processeur d'unité centrale de traitement I5-5200U SR23Y, série du noyau I5 (3MB cachette, jusqu'à 2.7GHz) - unité centrale de traitement de carnet
Le noyau i5-5200U est un processeur de double-noyau d'ULV (tension très réduite) basé sur l'architecture de Broadwell, qui a été lancée en janvier 2015. En plus de deux noyaux d'unité centrale de traitement avec le Hyper-filetage synchronisé à 2,2 - 2,7 gigahertz (2 noyaux : 2,5 gigahertz), la puce intègrent également HD Graphics 5500 GPU et un DDR3 à canal double (L) - le contrôleur 1600 de mémoire. Le noyau i5 est fabriqué en processus de 14 nanomètre avec des transistors de FinFET.
Nombre i5-5200U de processeur
| Nombre de processeur | i5-5200U |
| Famille | Mobile du noyau i5 |
| Technologie (micron) | 0,014 |
| Vitesse du processeur (gigahertz) | 2,2 |
| Taille de la cachette L2 (KBs) | 512 |
| Taille de la cachette L3 (mb) | 3 |
| Le nombre de noyaux | 2 |
| EM64T | Soutenu |
| Technologie de HyperThreading | Soutenu |
| Technologie de virtualisation | Soutenu |
| Technologie augmentée de SpeedStep | Soutenu |
| Caractéristique mordue pardébronchement | Soutenu |
Informations générales :
Architecture Microarchiteture :
| Microarchitecture | Broadwell |
| Noyau de processeur | Broadwell-U |
| Creusez la progression | F0 (SR23Y) |
| Processus de fabrication | 0,014 microns |
| Largeur de données | bit 64 |
| Le nombre de noyaux d'unité centrale de traitement | 2 |
| Le nombre de fils | 4 |
| Unité de virgule flottante | Intégré |
| Taille de niveau 1 cachette | 2 x 32 la manière du KB 8 a placé les cachettes associatives d'instruction
2 x 32 la manière du KB 8 a placé les cachettes associatives de données |
| Taille de niveau 2 cachettes | 2 x 256 la manière du KB 8 a placé les cachettes associatives |
| Taille de niveau 3 cachettes | 3 la manière du mb 12 a placé la cachette partagée associative |
| Mémoire physique | 16 GIGAOCTETS |
| Multitraitement | Non soutenu |
| Prolongements et technologies | · Instructions MMX · SSE/couler des prolongements de SIMD · SSE2/couler les prolongements 2 de SIMD · SSE3/couler les prolongements 3 de SIMD · SSSE3/prolongements coulants supplémentaires 3 de SIMD · SSE4/SSE4.1 + SSE4.2/couler les prolongements 4 de SIMD · AES/instructions standard chiffrage avancé · AVX/prolongements avancés de vecteur · AVX2/prolongements avancés 2,0 de vecteur · BMI/BMI1 + BMI2/instructions modification de configuration binaire · F16C/instructions à point mobile de 16 bits de conversion · Opérande FMA3/3 fondu Multiplier-pour ajouter des instructions · EM64T/technologie mémoire prolongée 64/Intel 64 · NX/XD/exécutent le peu de débronchement · HT/technologie de Hyper-filetage · Technologie de VT-x/virtualisation · VT-d/virtualisation pour l'entrée-sortie dirigée · Technologie 2,0 de TBT 2,0/Turbo Boost |
| Caractéristiques de puissance faible | Technologie augmentée de SpeedStep |
Périphériques/composants intégrés :
| Graphiques intégrés | Type de GPU : Intel HD 5500
Rangée de graphiques : GT2
Microarchitecture : GEN 8
Modules exécution : 24 [1]
Fréquence basse (mégahertz) : 300
Fréquence maximum (mégahertz) : 900
Le nombre d'affichages soutenus : 3 |
| Contrôleur de mémoire | Le nombre de contrôleurs : 1
Canaux de mémoire : 2
Mémoire soutenue : DDR3L-1333, DDR3L-1600, LPDDR3-1333, LPDDR3-1600
Largeur de bande maximum de mémoire (GB/s) : 25,6 |
| D'autres périphériques | · Les médias directs connectent 2,0 · Interface de PCI Express 2,0 (12 ruelles) |
Paramètres électriques/thermiques :
| Température de fonctionnement maximum | 105°C |
| Thermal Design Power | 15Watt |
