Mémoire Chip Storage de la puce de mémoire de DRACHME H9CCNNN8JTALAR 8Gb LPDDR3 BGA178
H9CCNNN8JTALAR
Caractéristiques :
[FBGA]
- La température d'opération
- -30 ' C | 105' C - Packcage
- 178-ball FBGA
- 11.0x11.5mm2, 1.00t, lancement de 0.65mm
- Plomb et halogène libres
[LPDDR3]
- VDD1 = 1.8V (1.7V à 1.95V)
- VDD2, VDDCA et VDDQ = 1.2V (1.14V à 1,30)
- Interface HSUL_12 (logique Unterminated à grande vitesse 1.2V)
- Doubles débit l'architecture pour le bus de commande, d'adresse et de données ;
- tous les contrôle et adresse excepté CS_n, CKE se sont verrouillés au bord de montée et en baisse de l'horloge
- CS_n, CKE s'est verrouillé au bord d'augmentation de l'horloge
- deux accès aux données par rhythme - Entrées d'horloge différentielle (CK_t, CK_c)
- Stroboscope différentiel bidirectionnel de données (DQS_t, DQS_c)
- Transaction synchrone de données de source alignée sur le stroboscope différentiel bidirectionnel de données (DQS_t, DQS_c)
- Sorties de données alignées sur le bord de l'opération "lecture" de stroboscope de données (DQS_t, DQS_c) quand
- Les entrées de données alignées sur le centre du stroboscope de données (DQS_t, DQS_c) quand ÉCRIVENT l'opération - Les masques de DM écrivent des données au bord de montée et en baisse du stroboscope de données
- RL programmable (latence lue) et plan horizontal (écrivez la latence)
- Longueur éclatée programmable : 8
- L'automobile régénèrent et l'individu régénèrent soutenu
- Toute l'automobile de banque régénérer et par automobile de banque régénèrent soutenu
- TCSR automatique (l'individu à température compensée régénèrent)
- PASR (l'individu partiel de rangée régénèrent) par le masque de banque et le masque de segment
- DS (force d'entraînement)
- DPD (mise hors tension profonde)
- ZQ (calibrage)
- ODT (sur l'arrêt de matrice
