HY5PS1G831CFP-S6 Puce de mémoire flash mobile DRAM DDR DRAM 128MX8 0.4OS CMOS PBGA60

DRACHME de la puce de mémoire instantanée HY5PS1G831CFP-S6 RDA, 128MX8, 0.4ns, CMOS, PBGA60

Caractéristiques

• VDD = 1,8 +/- 0.1V•VDDQ = 1,8 +/- 0.1V
• Toutes les entrées et sorties sont compatibles avec l'interface SSTL_18
• 8 banques
• Opération des entrées d'horloge entièrement différentielle (CK, /CK)
• Double interface de débit
• Transaction de synchrone-données de source alignée sur le stroboscope bidirectionnel de données (DQS, /DQS)
• Stroboscope différentiel de données (DQS, /DQS)
• Les données produisent sur DQS, bords de /DQS quand lisez (a affilé DQ)
• Les entrées de données aux centres de DQS quand écrivez (ont centré DQ)
• Sur le DLL de puce alignez la transition de DQ, de DQS et de /DQS avec la transition des CK
• Le masque de DM écrivent donnée-dans aux bords de montée et en baisse du stroboscope de données
• Toutes les adresses et entrées de contrôle excepté des données, des stroboscopes de données et des masques de données verrouillés sur les bords d'augmentation de l'horloge
• La latence programmable de CAS 3, 4, 5 et 6 a soutenu
• La latence additive programmable 0, 1, 2, 3, 4 et 5 a soutenu
• Longueur éclatée programmable 4/8 avec des les deux grignotement séquentiel et mode d'imbrication
• Huit opérations internes de banque avec RAS pulsé simple
• L'automobile régénèrent et l'individu régénèrent soutenu
• le lock-out de tRAS a soutenu
• 8K régénèrent des cycles /64ms
• JEDEC 60ball standard FBGA (x4/x8), 84ball FBGA (x16)
• Pleine option de conducteur de force commandée par EMR
• Sur la matrice l'arrêt a soutenu
• Outre de Chip Driver Impedance Adjustment a soutenu
• Le stroboscope lu de données a soutenu (x8 seuls)
• Auto-régénérez l'entrée à hautes températures

• Ce produit est conformément à concerner de directive de RoHS.

Caractéristique :