Add to Cart
noyau i3-4102E SR17R 3M Cache, 1,60 gigahertz, unité centrale de traitement du processeur i3 4ème d'ordinateur de carnet
Le noyau i3-4102E est un processeur de basse puissance de double-noyau pour les systèmes inclus lancés mi-2013. Il est basé sur l'architecture de Haswell et est fabriqué en 22nm. L'en raison du Hyper-filetage, les deux noyaux peut manipuler jusqu'à quatre fils en parallèle, menant pour améliorer l'utilisation de l'unité centrale de traitement. Chaque noyau offre une vitesse basse de 1,6 gigahertz et n'inclut aucun appui de Turbo Boost. Le contrôleur de mémoire soutient la CCE.
| Nombre de processeur | i3-4102E |
| Famille | Mobile du noyau i3 |
| Technologie (micron) | 0,022 |
| Vitesse du processeur (gigahertz) | 1,6 |
| Taille de la cachette L2 (KBs) | 512 |
| Taille de la cachette L3 (mb) | 3 |
| Le nombre de noyaux | 2 |
| EM64T | Soutenu |
| Technologie de HyperThreading | Soutenu |
| Technologie de virtualisation | Soutenu |
| Technologie augmentée de SpeedStep | Soutenu |
| Caractéristique mordue pardébronchement | Soutenu |
Informations générales :
| Type | Unité centrale de traitement/microprocesseur | ||||||
| Segment de marché | Incorporé | ||||||
| Famille |
|
||||||
| Numéro de type |
|
||||||
| Numéro de la pièce d'unité centrale de traitement |
|
||||||
| Fréquence | 1600 mégahertz | ||||||
| Vitesse d'autobus | 5 GT/s DMI | ||||||
| Multiplicateur d'horloge | 16 | ||||||
| Paquet | paquet 1364-ball micro-FCBGA (FCBGA1364) | ||||||
| Prise | BGA1364 | ||||||
| Taille | 1,48 » » de x 1,26/3.75cm x 3.2cm | ||||||
| Date d'introduction | 1er septembre 2013 | ||||||
| Prix à l'introduction | $225 | ||||||
| nombres S-Spéc. | |||||||
|
|||||||
Architecture/Microarchitecture :
| Microarchitecture | Haswell |
| Plate-forme | Baie de requin |
| Noyau de processeur | Haswell |
| Creusez la progression | C0 (SR17R) |
| Processus de fabrication | 0,022 microns |
| Largeur de données | bit 64 |
| Le nombre de noyaux d'unité centrale de traitement | 2 |
| Le nombre de fils | 4 |
| Unité de virgule flottante | Intégré |
| Taille de niveau 1 cachette | 2 x 32 la manière du KB 8 a placé les cachettes associatives d'instruction 2 x 32 la manière du KB 8 a placé les cachettes associatives de données |
| Taille de niveau 2 cachettes | 2 x 256 la manière du KB 8 a placé les cachettes associatives |
| Taille de niveau 3 cachettes | 3 la manière du mb 12 a placé la cachette partagée associative |
| Mémoire physique | 16 GIGAOCTETS |
| Multitraitement | Monoprocesseur |
| Prolongements et technologies |
|
| Caractéristiques de puissance faible | Technologie augmentée de SpeedStep |
Périphériques/composants intégrés :
| Graphiques intégrés | Type de GPU : HD 4600 Rangée de graphiques : GT2 Microarchitecture : GEN 7,5 Modules exécution : 20 Fréquence basse (mégahertz) : 400 Fréquence maximum (mégahertz) : 900 Le nombre d'affichages soutenus : 3 |
| Contrôleur de mémoire | Le nombre de contrôleurs : 1 Canaux de mémoire : 2 Mémoire soutenue : DDR3L-1333, DDR3L-1600 Largeur de bande maximum de mémoire (GB/s) : 25,6 La CCE a soutenu : Oui |
| D'autres périphériques |
|
Paramètres électriques/thermiques :
| Température de fonctionnement maximum | 100°C |
| Thermal Design Power | 25 watts |