Shenzhen Filetti Technology Co., LTD

Honnêteté, gagnant-gagnant, assurance qualité et recherche de l'excellence

Manufacturer from China
Fournisseur Vérifié
1 Ans
Accueil / produits / PSRAM Chip /

Une puce de mémoire PSRAM de 2 V à 8 bits TFBGA W958D8NBYA5I-TR

Contacter
Shenzhen Filetti Technology Co., LTD
Ville:shenzhen
Pays / Région:china
Contact:MrSun
Contacter

Une puce de mémoire PSRAM de 2 V à 8 bits TFBGA W958D8NBYA5I-TR

Demander le dernier prix
Chaîne vidéo
Numéro de modèle :Le nombre d'hectares de la zone de rétention est de:
Lieu d'origine :Taïwan
Quantité minimale de commande :10
Conditions de paiement :t/t
Capacité à fournir :10000
Délai de livraison :5-8day
Détails de l'emballage :R/R
fabricant :Le code de la banque
Catégorie de produit :DRAM
Taille de mémoire :256 Mbit
Largeur de bus de données :8 bits
Type :HyperRAM
Emballage :Couper la bande
Quantité de l'emballage d'usine  :2000
Sensible à l'humidité  :Oui
more
Contacter

Add to Cart

Trouver des vidéos similaires
Voir la description du produit
SRAM STAM STATIC ACCESS CHIP MÉMOIRE 32 Mo 1,7 V 2V 8 bits TFBGA W958D8NBYA5I-TR
Spécifications du produit
Fabricant Vigilant
Catégorie de produits DRACHME
Taille de la mémoire 256 Mbit
Largeur de bus de données 8 bits
Taper Hyperram
Conditionnement Du ruban adhésif
Quantité de pack d'usine 2000
Sensible à l'humidité Oui
Caractéristiques clés
  • Interface: Hyperbus
  • Alimentation: 1,7 V ~ 2.0 V
  • Débit d'horloge maximum: 250 MHz
  • Taux à double données (DDR) jusqu'à 500 Mo / s
  • Plage de température de fonctionnement: -40 ° C ≤ TCASE ≤ 85 ° C
  • Caractéristiques d'éclatement configurables
  • Modes de rafraîchissement de la table
  • Package TFBGA de 24 balles
Détails techniques

L'interface Hyperbus réalise le débit de lecture et d'écriture à grande vitesse avec une interface de débit de signal faible (DDR) à faible nombre de données (DDR). Le protocole DDR transfère deux octets de données par cycle d'horloge sur les signaux d'entrée / sortie DQ.

Toutes les entrées et sorties sont compatibles LV-CMOS. Les informations de commande, d'adresse et de données sont transférées sur les huit signaux Hyperbus DQ [7: 0]. L'horloge (CK #, CK) est utilisée pour la capture d'informations par un dispositif d'esclaves Hyperbus.

Chaque transaction commence par l'affirmation des signaux CS # et Command-Address (CA), suivis du début des transitions d'horloge pour transférer six octets CA, suivis de la latence d'accès initiale et de la lecture ou de l'écriture de transferts de données.

Une puce de mémoire PSRAM de 2 V à 8 bits TFBGA W958D8NBYA5I-TR Une puce de mémoire PSRAM de 2 V à 8 bits TFBGA W958D8NBYA5I-TR
Informations d'emballage

Emballage d'exportation standard disponible. Les clients peuvent choisir parmi les cartons, les étuis en bois et les palettes en bois en fonction de leurs besoins.

Questions fréquemment posées
Comment obtenir le prix?

Nous citons généralement les 24 heures suivant la réception de votre demande (sauf les week-ends et les vacances). Pour les demandes de tarification urgentes, veuillez nous contacter directement.

Quel est votre délai de livraison?

Le délai de livraison dépend de la quantité de commande et de la saison. En règle générale, les petits lots sont expédiés dans les 7 à 15 jours, tandis que les grands lots prennent environ 30 jours.

Quelles sont vos conditions de paiement?

Prix d'usine, 30% de dépôt, 70% T / T Paiement avant expédition.

Quel est le mode de transport?

Disponible par livraison de mer, d'air ou d'express (EMS, UPS, DHL, TNT, FedEx). Veuillez confirmer avec nous avant de commander.

Inquiry Cart 0