Shenzhen Filetti Technology Co., LTD

Manufacturer from China
Fournisseur Vérifié
1 Ans
Accueil / produits / SRAM Chip /

Puce SRAM Statique 18Mbit 6.5 Ns COMS CY7C1381KV33-133AXI

Contacter
Shenzhen Filetti Technology Co., LTD
Ville:shenzhen
Pays / Région:china
Contact:MrSun
Contacter

Puce SRAM Statique 18Mbit 6.5 Ns COMS CY7C1381KV33-133AXI

Demander le dernier prix
Chaîne vidéo
Numéro de modèle :CY7C1381KV33-133AXI
Lieu d'origine :TWN
Quantité minimum de commande :1
Conditions de paiement :T/T, Western Union
Capacité à fournir :10000
Délai de livraison :5-8day
Packaging Details :T/R
fabricant :INFINEON
Catégorie de produit :SRAM
Taille de mémoire :18 Mbits
Organisation du projet :512 k x 36
Paquet/cas :TQFP-100
Sensible à l'humidité  :Oui
Quantité de l'emballage d'usine  :360
Sous-catégorie :Mémoire et stockage de données
more
Contacter

Add to Cart

Trouver des vidéos similaires
Voir la description du produit
SRAM 18Mbit RAM statique SRAM haute performance COMS Mémoire vive statique CY7C1381KV33-133AXI
Spécifications du produit
Fabricant Infineon
Catégorie de produit SRAM
Taille de la mémoire 18 Mbit
Organisation 512 k x 36
Boîtier / Conditionnement TQFP-100
Sensible à l'humidité Oui
Quantité par emballage d'usine 360
Sous-catégorie Mémoire et stockage de données
Temps d'accès 6.5 ns
Fréquence d'horloge maximale 133 MHz
Plage de tension d'alimentation 3.135 V - 3.6 V
Température de fonctionnement -40°C à +85°C
Principales caractéristiques
  • Prend en charge les opérations de bus à 133 MHz
  • E/S communes 512K × 36 et 1M × 18
  • Alimentation principale de 3,3 V (VDD)
  • Alimentation d'E/S de 2,5 V ou 3,3 V (VDDQ)
  • Temps d'horloge à sortie rapide : 6,5 ns (version 133 MHz)
  • Taux d'accès 2-1-1-1 haute performance
  • Compteur en rafale sélectionnable par l'utilisateur prenant en charge les séquences en rafale entrelacées ou linéaires
  • Scan de limite compatible IEEE 1149.1 JTAG
  • Option de mode veille ZZ
  • Code de correction d'erreur (ECC) sur puce pour réduire le taux d'erreur logicielle (SER)
Description fonctionnelle

Les séries CY7C1381KV33 sont des SRAM synchrones 3,3 V, 512K × 36 et 1M × 18 conçues pour s'interfacer avec des microprocesseurs à grande vitesse avec une logique de collage minimale. Ces appareils présentent un délai d'accès maximal de 6,5 ns (version 133 MHz) et incluent un compteur à 2 bits sur puce pour la génération d'adresses en rafale.

Toutes les entrées synchrones sont commandées par des registres contrôlés par une entrée d'horloge à front positif (CLK). Les appareils fonctionnent à partir d'une alimentation principale de +3,3 V, tandis que toutes les sorties fonctionnent avec une alimentation de +2,5 V ou +3,3 V. Toutes les entrées et sorties sont conformes à la norme JEDEC et compatibles JESD8-5.

Images du produit
Puce SRAM Statique 18Mbit 6.5 Ns COMS CY7C1381KV33-133AXI Puce SRAM Statique 18Mbit 6.5 Ns COMS CY7C1381KV33-133AXI Puce SRAM Statique 18Mbit 6.5 Ns COMS CY7C1381KV33-133AXI
Informations sur l'emballage

Emballage d'exportation standard disponible. Les clients peuvent choisir parmi des cartons, des caisses en bois et des palettes en bois en fonction de leurs besoins.

Foire aux questions
Comment obtenir le prix ?

Nous citons généralement dans les 24 heures suivant la réception de votre demande (sauf les week-ends et les jours fériés). Pour les demandes de prix urgentes, veuillez nous contacter directement.

Quel est votre délai de livraison ?

Les petits lots sont généralement expédiés dans les 7 à 15 jours, tandis que les grands lots peuvent nécessiter environ 30 jours en fonction de la quantité commandée et de la saison.

Quelles sont vos conditions de paiement ?

Prix d'usine avec un acompte de 30 % et un paiement T/T de 70 % avant expédition.

Quel est le mode de transport ?

Disponible par voie maritime, aérienne ou par livraison express (EMS, UPS, DHL, TNT, FEDEX). Veuillez confirmer le mode d'expédition avant de commander.

Inquiry Cart 0