Gestion de puissance d'IC de gestion de chemin de puissance de LP2996AMRE/NOPB spécialisée - régulateur d'arrêt de PMIC RDA

Gestion de puissance d'IC de gestion de chemin de puissance de LP2996AMRE/NOPB spécialisée - régulateur d'arrêt de PMIC RDA

Caractéristiques 1

• 1.35V VDDQ minimum

• Source et courant d'évier

• Basse compensation de tension de sortie

• Résistance externe n'a pas exigé

• Topologie linéaire

• Suspendez à la fonctionnalité de Ram (STREPTOCOQUE)

• Bas nombre de composants externe

• Arrêt thermique

• LP2998/8Q a recommandé pour -40°C à 125°C

2 applications

• Tension d'arrêt de DDR1, de DDR2, de DDR3, et de DDR3L

• FPGA

• PC industriel/médical

• Arrêt SSTL-2 et SSTL-3

• Arrêt de HSTL

Le régulateur linéaire de LP2996A est conçu pour répondre aux caractéristiques de JEDEC SSTL-2 pour l'arrêt de la RDA SDRAM. Le dispositif arrêt soutient également de DDR2, de DDR3 et de DDR3L VTT autobus avec la minute de VDDQ de 1.35V. Le dispositif contient un amplificateur opérationnel ultra-rapide pour fournir l'excellente réponse pour charger des coupures. L'étape de sortie empêche la pousse à travers tout en fournissant les crêtes actuelles 1.5A et passagères continues jusqu'à 3A dans la demande de la manière prescrite d'arrêt de DDR-SDRAM. Le LP2996A incorpore également une goupille de VSENSE pour fournir le règlement supérieur de charge et un résultat de VREF comme référence pour le jeu de puces et le DIMMs.

Une caractéristique supplémentaire trouvée sur le LP2996A est une basse goupille active de l'arrêt (écart-type) qui fournit suspendent à la fonctionnalité de RAM (STREPTOCOQUE). Quand l'écart-type est bas tiré la sortie de VTT de trois états fournissant un résultat à grande impédance, mais, VREF restera actif. Un avantage de l'épargne de puissance peut être obtenu en ce mode par le courant tranquille inférieur.

L'information de dispositif