Résumé des caractéristiques pour des dispositifs d'Arria V
Technologie transformatrice de 28 nanomètre de TSMC :
- Processus de la puissance faible d'Arria V GX, du GT, de SX, et de ST-28-nm (28LP)
- Processus de la haute performance d'Arria V GZ-28-nm (28HP)
La plus basse puissance statique dans sa classe (moins de 1,2 W pour éléments logiques 500K (LEs) à

jonction 85°C dans des conditions typiques)
Tension nominale de noyau de 0,85 V, de 1,1 V, ou de 1,15 V
Emballage composé thermique de la puce à protubérance BGA
Densités multiples de dispositif avec des empreintes de pas identiques de paquet pour la migration sans couture

entre différentes densités de dispositif
Plombé (1), sans plomb (sans Pb), et RoHS-conformes options
8 entrée augmentée ALM avec quatre registres
Amélioré conduisant l'architecture pour réduire la congestion et pour améliorer le temps de compilation
Blocs de mémoire de M10K-10-kilobits (Kb) avec le code de correction d'erreurs doux (CCE) (dispositifs d'Arria V GX, du GT, de SX, et de St seuls)
Blocs de mémoire de M20K-20-Kb avec CCE dure (dispositifs d'Arria V GZ seuls)
Le bloc de rangée de logique de mémoire (MLAB) - 640-bit a distribué LUTRAM où vous pouvez

utilisation jusqu'à 50% de l'aumône comme mémoire de MLAB

Inquiry Cart 0