Transistor de puissance du transistor MOSFET TMS320DM8168CCYG2 DSP, processeur de DSC DaVinci Digital Media

Transistor de puissance du transistor MOSFET TMS320DM8168CCYG2 DSP, processeur de DSC DaVinci Digital Media

Caractéristiques 1
1
• Processeurs performants de DaVinci Digital Media
– Processeur d'ARM® CortexTM-A8 RISC
• Jusqu'à 1,20 gigahertz – C674xTM VLIW DSP

• Upto1GHz

• Jusqu'à 8000 MIPS et 6000 MFLOPS

• Entièrement compatible au plan logiciel avec C67x+ et
  C64x+TM

• Noyau du BRAS Cortex-A8

• – Architecture ARMv7

  • Dans-ordre, Double-question, processeur de Superscalar
    Noyau

  • Architecture de multimédia de NEONTM

• – Appuis nombre entier et virgule flottante (VFPv3- IEEE754 conforme)

• Environnement d'exécution de groupement tactique de Jazelle®

• Architecture de mémoire du BRAS Cortex-A8 – cachettes de l'instruction 32-KB et des données – cachette de 256-KB L2
  – 64-KB RAM, 48-KB de ROM de botte

• TMS320C674x VLIW à point mobile DSP

  • – 64 registres polyvalents (à 32 bits)

  • – Six unités fonctionnelles d'ALU (à 32 bits et 40-Bit)

    • Soutient le nombre entier à 32 bits, la virgule flottante de PS (précision d'IEEE, à 32 bits simples) et de DP (IEEE à double précision, 64-bit)

    • PS jusqu'à quatre de soutiens s'ajoute par horloge et le DP quatre ajoute chaque deux horloges

    • Appuis jusqu'à deux (PS ou DP) opérations approximatives à point mobile de racine réciproque ou carrée par cycle

  • – Deux multiplient les unités fonctionnelles

    • La Mélangé-précision IEEE à point mobile se multiplient
      Soutenu jusqu'à :
      – 2SPxSP→SPPerClock
      – 2SPxSP→DPEveryTwoClocks – 2SPxDP→DPEveryThreeClocks – 2DPxDP→DPEveryFourClocks

    • Le point fixe multiplient des appuis deux 32 x 32 se multiplie, quatre 16 x de 16 bits se multiplie comprenant le complexe se multiplie, ou huit 8 x à 8 bits se multiplie par rhythme

• Architecture à deux niveaux de mémoire de C674x
  – 32-KB L1P et L1D RAM et cachette
  – 256-KB L2 a unifié RAM tracé et des cachettes

• Unité de gestion de mémoire système (système MMU) – cartes C674x DSP et mémoire d'EMDA TCB
Accès aux adresses de système
• 512KB du contrôleur de mémoire de Sur-puce (OCMC)
RAM
• Contrôleur de médias
– Contrôle les modules HDVPSS et HDVICP2
• Vidéo jusqu'à trois à haute définition programmable
Moteurs de Coprocessing d'image (HDVICP2)
– Codez, décodez, transcodez les opérations
– PS H.264, MPEG-2, VC-1, MPEG-4 et asp
• Moteur graphique de SGX530 3D (disponible seulement sur le dispositif DM8168)
– Livre jusqu'à 30 MTriangles par seconde
– Moteur extensible universel de Shader
– Mobile de Direct3D®, OpenGL® es 1,1 et 2,0, OpenVGTM 1,1, OpenMaxTM API Support
– Opération conduite par DMA avancée de la géométrie
– Anticrénelage programmable d'image de QG • Endianness
– Des instructions ARMEZ, de DSP et des données – peu d'Endian • Sous-système de traitement visuel de HD (HDVPSS)
– Deux canaux visuels de capture de 165-MHz HD

• Un de 16 bits ou 24-Bit et l'une Manche de 16 bits

• Chaque Manche fissionnable dans double à 8 bits
  Canaux de capture
  – Deux canaux d'affichage vidéo de 165-MHz HD
  • Un de 16 bits, la Manche 24-Bit, 30-Bit et l'une Manche de 16 bits
  – Sortie analogique simultanée d'écart-type et de HD
  – Émetteur de Digital HDMI 1,3 avec PHY avec
  HDCP jusqu'à l'horloge du pixel 165-MHz – trois couches de graphiques
  • Doubles interfaces à 32 bits de DDR2 et de DDR3 SDRAM

• – Appuis jusqu'à DDR2-800 et à DDR3-1600

• – Jusqu'à huit dispositifs x8 se montent

• – 2GB d'espace d'adressage total

• – Directeur dynamique de mémoire (DMM)

  • Cartographie multizone programmable de mémoire
    et interfoliage

  • Permet les 2D accès efficaces de bloc

  • Les appuis ont couvert de tuiles des objets dans 0°, 90°, 180°, ou
    Orientation 270° et refléter

  • Optimise des accès entrelacés
    • Un port 2,0 de PCI Express® (PCIe) avec PHY intégré