Famille de Chip The max II de circuit intégré d'EPM1270F256C5N de instantané-sur, CPLDs non-volatile

La famille de max II de instantané-sur, CPLDs non-volatile est

basé sur des 0,18 m

Introduction

La famille de MAX® II de instantané-sur, CPLDs non-volatile est basée sur un processus de 0.18-µm, 6 couche-métal-flashes, avec des densités de 240 à 2 210 éléments logiques des macrocells équivalents (de LEs) (128 à 2 210) et à mémoire permanente de 8 Kbits. Les dispositifs de max II offrent des comptes élevés d'entrée-sortie, la représentation rapide, et le montage fiable contre d'autres architectures de CPLD. Comportant le noyau de MultiVolt, un bloc de la mémoire instantanée d'utilisateur (UFM), et la programmabilité augmentée de dans-système (ISP), dispositifs de max II sont conçus pour réduire le coût et la puissance tout en fournissant les solutions programmables pour des applications telles que le pont en autobus, l'expansion d'entrée-sortie, puissance-sur la remise (POR) et ordonnançant le contrôle, et le contrôle de configuration de dispositif.

Caractéristiques

Le max II CPLD a les caractéristiques suivantes :

■CPLD bon marché et de basse puissance

■Instantané-sur, architecture non-volatile

■Courant de réserve aussi bas en tant que µA 25

■Fournit des temps rapides de retard et de horloge-à-sortie de propagation

■Fournit à quatre horloges globales deux horloges disponibles par bloc de rangée de logique (le LABORATOIRE)

■Bloc d'UFM jusqu'à 8 Kbits pour la mémoire permanente

■Noyau de MultiVolt permettant des tensions d'alimentation externe au dispositif de l'un ou l'autre de 3,3 V de V/2.5 V ou 1,8

■Interface d'entrée-sortie de MultiVolt soutenant des niveaux de la logique 3.3-V, 2.5-V, 1.8-V, et 1.5-V

■architecture qui respecte les autobus comprenant le taux de groupe programmable, la force d'entraînement, l'autobus-prise, et les résistances cabreuses programmables

■Schmitt déclenche permettre les entrées tolérantes de bruit (programmables par goupille)

■I/Os sont entièrement conformes avec les spécifications composantes périphériques de bus local de PCI du groupe d'intérêt particulier d'interconnexion (PCI SIG), la révision 2,2 pour l'opération 3.3-V à 66 mégahertz

■Appuis chauds-socketing

■Circuits communs intégrés de l'essai de frontière-balayage du groupe d'action d'essai (JTAG) (déclaration provisoire) conformes avec la norme 1149.1-1990 d'IEEE

■Circuits d'ISP conformes avec la norme 1532 d'IEEE

Offre courante (vente chaude)