XC4VSX55-10FFG1148I plate-forme de circuit intégré électronique Flash de configuration programmable dans le système PROMS

Présentation de la famille Virtex-4

Description générale

La famille Virtex-4™ est la dernière génération de FPGA de Xilinx.L'architecture innovante à base de colonnes Advanced Silicon Modular Block ou ASMBL™ est unique dans l'industrie de la logique programmable.Les FPGA Virtex-4 contiennent trois familles (plates-formes) : LX, FX et SX.Des combinaisons de choix et de fonctionnalités sont proposées pour toutes les applications complexes.Un large éventail de blocs de base en IP dur complète la solution système.Ces cœurs incluent les processeurs PowerPC™ (avec une nouvelle interface APU), des MAC Ethernet tri-mode, des émetteurs-récepteurs série de 622 Mb/s à 11,1 Gb/s, des blocs de surveillance du système de tension/température, des tranches DSP dédiées, des circuits de gestion d'horloge à haute vitesse , et des blocs d'interface synchrones à la source.Les blocs de construction Virtex-4 de base sont une amélioration de ceux que l'on trouve dans les familles de produits Virtex populaires : Virtex, Virtex-E, Virtex-II, Virtex-II Pro et Virtex-II Pro X, permettant une compatibilité ascendante des conceptions existantes .Les dispositifs Virtex-4 sont produits selon un procédé de pointe en cuivre 90 nm, utilisant une technologie de tranches de 300 mm (12 pouces).Combinant une grande variété de fonctionnalités flexibles, la famille Virtex-4 améliore les capacités de conception de logique programmable et constitue une alternative puissante à la technologie ASIC.

Technologie SelectIO

• Jusqu'à 960 E/S utilisateur

• Large choix de normes d'E/S de 1,5 V à 3,3 V

• Extrêmement performant

- 600 Mb/s HSTL & SSTL (sur toutes les E/S asymétriques)

- 1 Gb/s LVDS (sur toutes les paires d'E/S différentielles)

• Véritable terminaison différentielle

• E/S sélectionnées à faible capacité pour une meilleure intégrité du signal

• Même capture de front aux E/S d'entrée et de sortie

• Prise en charge de l'interface mémoire pour DDR et DDR-2 SDRAM, QDR-II, RLDRAM-II et FCRAM-II

Technologie ChipSync

• Intégré à la technologie SelectIO pour simplifier les interfaces source-synchrones

• Capacité de désalignement par bit intégrée dans tous les blocs d'E/S (ligne à retard d'entrée variable)

• E/S dédiées et ressources d'horloge régionales (broches et arborescences)

• Logique de sérialisation/désérialisation de données intégrée dans tous les diviseurs d'E/S et d'horloge

• Interfaces mémoire/réseau/télécommunication jusqu'à 1 Gb/s+

LISTE DES STOCKS