Tri noyau à 32 bits d'IC de microcontrôleur de SAK-TC277TP-64F200N TriCore™ AURIX™ 200MHz 4MB (4M x 8) PG-LFBGA-292-6 INSTANTANÉ
Fiche technique : SAK-TC277TP-64F200N
| Catégorie |
Microcontrôleurs |
| Mfr |
Infineon Technologies |
| Série |
AURIX |
| Statut de produit |
Actif |
| Digi-clé programmable |
Non vérifié |
| Processeur de noyau |
TriCore |
| Capacité de mémoire |
Tri noyau à 32 bits |
| Vitesse |
200MHz |
| Connectivité |
ASC, CANbus, Ethernet, FlexRay, HSSL, le ² C, LINbus, MSC, PSI5, QSPI d'I, A ENVOYÉ |
| Périphériques |
DMA, POR, WDT |
| Nombre d'entrée-sortie |
169 |
| Capacité de la mémoire de programme |
4MB (4M x 8) |
| Type de mémoire de programme |
ÉCLAIR |
| Taille d'EEPROM |
64K X 8 |
| RAM Size |
472K X 8 |
| Tension - approvisionnement (Vcc/Vdd) |
1.17V | 5.5V |
| Convertisseurs de données |
A/D 60x12b SAR, Sigma-delta |
| Type d'oscillateur |
Externe |
| Température de fonctionnement |
- 40°C | 125°C (VENTRES) |
| Montage du type |
Bâti extérieur |
| Paquet/cas |
292-LFBGA |
| Paquet de dispositif de fournisseur |
PG-LFBGA-292-6 |
| Nombre bas de produit |
TC277TP64 |
Résumé des caractéristiques
La famille de produits de TC27x a les caractéristiques suivantes :
• Microcontrôleur de haute performance avec trois noyaux d'unité centrale de traitement
• Deux unités centrales de traitement superbe-scalaires à 32 bits de TriCore (TC1.6P), chacun ayant les caractéristiques suivantes :
– Représentation en temps réel supérieure
– Manipulation mordue forte
– Capacités entièrement intégrées de DSP
– Multiplier-accumulez l'unité capable soutenir 2 opérations de MAC par cycle
– Unité entièrement canalisée de virgule flottante (FPU)
– opération de jusqu'à 200 mégahertz à la pleine température ambiante
– jusqu'à 120 données RAM de zone de travail (DSPR) de K byte
– instruction RAM de zone de travail (PSPR) de jusqu'à 32 K bytes
– Cachette d'instruction de 16 K bytes (ICACHE)
– Cachette de 8 données de K byte (DCACHE)
• Unité centrale de traitement scalaire efficace de TriCore de puissance (TC1.6E), ayant les caractéristiques suivantes :
– Compatibilité de code binaire avec TC1.6P
– opération de jusqu'à 200 mégahertz à la pleine température ambiante
– jusqu'à 112 données RAM de zone de travail (DSPR) de K byte
– jusqu'à 24 instructions RAM de zone de travail (PSPR) de K byte
– Cachette d'instruction de 8 K bytes (ICACHE)
– tampon de lecture des données 0.125Kbyte (DRB)
• Noyaux d'ombre de Lockstepped pour un TC1.6P et pour TC1.6E
• Souvenirs multiples de sur-puce
– Tous les NVM et SRAM inclus sont CCE protégée
– mémoire instantanée de programme de jusqu'à 4 Moctets (PFLASH)
– mémoire instantanée de jusqu'à 384 données de K byte (DFLASH) utilisable pour l'émulation d'EEPROM
– Mémoire de 32 K bytes (LMU)
– Mémoire morte d'initialisation (BROM)
• contrôleur DMA de 64-Channel avec le transfert des données sûr
• Système d'interruption sophistiqué (la CCE s'est protégée)
• Structure d'autobus de sur-puce de haute performance
– interconnexion 64-bit de barre de traverse (SRI) donnant rapidement l'accès parallèle entre les maîtres d'autobus, les unités centrales de traitement et les souvenirs
– autobus périphérique de système à 32 bits (SPB) pour les unités périphériques et fonctionnelles de sur-puce
– Un pont en autobus (pont de SFI)
• Module facultatif de degré de sécurité de matériel (HSM) sur quelques variantes
• Unité de gestion de la sécurité (SMU) manipulant des alarmes de moniteur de sécurité
• Banc d'essai de mémoire avec CCE, initialisation de mémoire et fonctions de MBIST (MTU)
• Moniteur d'entrée-sortie de matériel (IOM) pour la vérification de l'entrée-sortie numérique
• Unités périphériques de Sur-puce souple
– Quatre asynchrones/canaux périodiques synchrones (ASCLIN) avec l'appui de LIN de matériel (V1.3, V2.0, V2.1 et J2602) jusqu'à 50 MBaud
– Quatre canaux d'interface alignés de SPI (QSPI) avec le maître et capacité slave jusqu'à 50 Mbits/s
– Lien périodique à grande vitesse (HSSL) pour la communication périodique d'inter-processeur jusqu'à 320 Mbits/s
– Deux de micro interfaces de bus périodiques en second lieu (MSC) pour l'expansion de porte série aux dispositifs d'alimentation externe
– Un module de MultiCAN+ avec 4 noeuds de BOÎTE et 256 objets assignables libres de message pour le rendement élevé de manipulation de données par l'intermédiaire de l'amortissement de fifo et du transfert des données de passage
– 10 canaux simples de transmission de grignotement de bord (ENVOYÉE) pour la connexion aux capteurs
– Un module de FlexRayTM avec 2 canaux (E-Ray) V2.1 de soutien
– Un module générique de minuterie (GTM) fournissant un ensemble puissant de filtrage de signal numérique et de fonctionnalité de minuterie pour réaliser la gestion autonome et complexe d'entrée-sortie
– Une capture/comparent le module 6 (deux noyaux CCU60 et CCU61)
– Une unité de minuterie de l'usage universel 12 (GPT120)
– Interface périphérique de capteur de trois canaux conformément à V1.3 (PSI5)
– Interface périphérique de capteur avec PHY périodique (PSI5-S)
– Interface de bus Inter-intégrée facultative de circuit (I2C) conformément à V2.1
– MAC facultatif de l'Ethernet IEEE802.3 avec RMII et MII interfaces (ETH)
• Approximation successive souple CDA (VADC)
– Groupe de 8 noyaux indépendants de CDA
– Gamme de tension d'entrée de 0 V à 5.5V (approvisionnement de CDA)
• Delta-sigma CDA (DSADC) – six canaux
• Ports programmables d'entrée-sortie de Digital
• la Sur-puce corrigent le soutien du niveau 1 d'OCDS (unités centrales de traitement, DMA, sur Chip Buses)
• élimination des imperfections multinucléaire, traçage en temps réel, et calibrage
• quatre/interface à cinq fils de JTAG (IEEE 1149,1) ou de DAP (port d'Access de dispositif)
• Régulateurs de système et de sur-puce de gestion de puissance
• Unité de génération d'horloge avec le système PLL et Flexray PLL
• Régulateur de tension incorporé
Image de données :
