
Add to Cart
Convertisseurs analogique-numérique d'IC CDA de convertisseur de données d'ADS41B49IRGZR - CDA 14B 250MSPS a protégé la puissance faible CDA
Caractéristiques 1
Tampon à grande impédance intégré d'entrée analogique :
– Capacité d'entrée : 2 PF
– résistance d'entrée 200-MHz : kΩ 3
Taux maximum d'échantillon : 250 MSPS
Puissance très réduite :
– puissance 1.8-V analogue : 180 mW
– puissance du tampon 3.3-V : 96 mW
– Puissance d'entrée-sortie : 135 mW (RDA LVDS)
Représentation dynamique élevée :
– SNR : dBFS 69 à 170 mégahertz
– SFDR : dBc 82,5 à 170 mégahertz
Interface de sortie :
– Double débit (RDA) LVDS avec l'oscillation et la force programmables :
– Oscillation standard : 350 système mv
– Basse oscillation : 200 système mv
– Force de défaut : arrêt 100-Ω
– force 2x : arrêt 50-Ω
– l'interface parallèle de 1.8-V CMOS a également soutenu
Gain programmable pour SNR, compromis de SFDR
Correction de décalage du courant d'obscurité
Les appuis bas ont entré l'amplitude d'horloge
Paquet : VQFN-48 (7 millimètres de × 7 millimètres)
2 applications
Linéarisation d'amplificateur de puissance
Radio définie par logiciel
Infrastructure de communications sans fil
Description 3
Les ADS41Bx9 sont des membres de la famille puissance très réduite du convertisseur analogique-numérique d'ADS4xxx (CDA), comportant les tampons intégrés d'entrée analogique. Ces dispositifs emploient des techniques de conception innovatrices pour réaliser la représentation dynamique élevée, et consomment extrêmement - la puissance faible. Les goupilles d'entrée analogique ont des tampons, avec des avantages de l'impédance constante de représentation et d'entrée à travers une grande plage de fréquence. Les dispositifs sont bien adaptés pour le multi-transporteur, applications de communications larges de largeur de bande telles que la linéarisation de PA.
Les ADS41Bx9 ont des caractéristiques telles que la correction numérique de gain et de compensation. L'option de gain peut être employée pour améliorer la représentation de SFDR aux gammes complètes inférieures d'entrée, particulièrement à de hautes fréquences d'entrée. La boucle intégrée de correction de décalage du courant d'obscurité peut être employée pour estimer et décommander la compensation de CDA. Aux taux d'échantillonnage inférieurs, le CDA fonctionne automatiquement à la puissance réduite sans la perte dans la représentation.
Les dispositifs soutiennent signalisation différentielle de basse tension du débit les deux la double (RDA) (LVDS) et les interfaces parallèles de sortie numérique de CMOS. Le bas débit de l'interface de la RDA LVDS (maximum 500 MBPS) rend utilisant les récepteurs basés sur champ-programmables bons marchés de réseau prédiffusé (FPGA) possible. Les dispositifs ont un mode de la bas-oscillation LVDS qui peut être employé pour réduire plus loin la puissance. La force des tampons de sortie de LVDS peut également être augmentée pour soutenir l'arrêt 50-Ω différentiel.
L'information de dispositif
NUMÉRO DE LA PIÈCE |
PAQUET |
TAILLE DU CORPS (NOM) |
ADS41Bx9 |
VQFN (48) |
7,00 millimètres de × 7,00 millimètres |