ChongMing Group (HK) International Co., Ltd
CHONGMING GROUP (HK) INT'L CO., LTD.
Add to Cart
Puce de circuit intégré d'AD9511BCPZ 1,2 gigahertz de distribution d'horloge IC Chip Golden China Supplier
CARACTÉRISTIQUES
Noyau à verrouillage déphasé de boucle de bas bruit de phase
Fréquences d'entrée de référence à 250 mégahertz
Prescaler programmable de double-module
Courant programmable de la pompe de charge (CP)
L'approvisionnement distinct de CP (VCPS) développe la gamme de accord
Deux 1,6 gigahertz, entrées d'horloge différentielle
5 diviseurs programmables, 1 à 32, tous les nombres entiers
Phase choisie pour le retard brut de sortie-à-sortie s'ajuster
3 sorties indépendantes de 1,2 gigahertz LVPECL
La sortie additive se trémoussent 225 fs RMS
2 800 sorties d'horloge indépendantes de MHz/250 mégahertz LVDS/CMOS
La sortie additive se trémoussent 275 fs RMS
Le retard fin s'ajustent sur 1 sortie de LVDS/CMOS
Port périodique de contrôle
48 avance qui fait gagner de la place LFCSP
APPLICATIONS
Basse frousse, basse distribution d'horloge de bruit de phase
CDA à grande vitesse de synchronisation, DACs, DDSs, DDCs, DUCs, MxFEs
Émetteurs-récepteurs sans fil de haute performance
Instrumentation de haute performance
Infrastructure à bande large
DESCRIPTION GÉNÉRALE
L'AD9511 fournit une fonction de répartition à sorties multiples d'horloge avec un noyau de la sur-puce PLL.
La conception souligne la bas frousse et bruit de phase pour maximiser la représentation de convertisseur de données.
D'autres applications avec des conditions exigeantes de bruit et de frousse de phase tirent bénéfice également de cette cloison.
La section de PLL se compose d'un diviseur programmable de référence (r) ; un détecteur à faible bruit de fréquence de phase (PFD) ; une pompe de charge de précision (CP) ; et un diviseur programmable de retour (n).
En reliant un VCXO ou un VCO externe aux goupilles de CLK2/CLK2B, des fréquences jusqu'à 1,6 gigahertz peuvent être synchronisées à la référence d'entrée.
Il y a cinq sorties d'horloge indépendante. Trois sorties sont LVPECL (1,2 gigahertz), et deux sont sélectionnables en tant que l'un ou l'autre de niveaux de LVDS (800 mégahertz) ou de CMOS (250 mégahertz).
Chaque sortie a un diviseur programmable qui peut être dévié ou placé pour se diviser par n'importe quel nombre entier jusqu'à 32. La phase d'une sortie d'horloge relativement à une autre sortie d'horloge peut être variée au moyen d'une fonction choisie de phase de diviseur qui sert d'ajustement de synchronisation brut.
Une des sorties de LVDS/CMOS comporte un élément à retardement programmable avec les gammes complètes jusqu'à 10 NS du retard. Ce bloc réglant avec précision de retard a la résolution mordue par 5, donnant 32 retards possibles dont pour choisir pour chaque arrangement complet.
L'AD9511 approprié idéalement aux applications de synchronisation de convertisseur de données par où la représentation maximum de convertisseur est réalisée codent des signaux avec la frousse de subpicosecond. L'AD9511 est disponible dans 48 une avance LFCSP et peut être actionné à partir d'un approvisionnement simple de 3,3 V.
Un VCO externe, qui exige une gamme prolongée de tension, peut être adapté en reliant l'offre de pompe de charge (VCP) à 5,5 V. La température ambiante est −40°C à +85°C.
Température ambiante – 40°C à +85°C