ChongMing Group (HK) International Co., Ltd

CHONGMING GROUP (HK) INT'L CO., LTD.

Manufacturer from China
Membre actif
3 Ans
Accueil / produits / Flash Memory IC Chip /

Carte de circuit imprimé programmable M24512-WMN6TP, programmation des puces IC

Contacter
ChongMing Group (HK) International Co., Ltd
Ville:shenzhen
Pays / Région:china
Contact:MsDoris Guo
Contacter

Carte de circuit imprimé programmable M24512-WMN6TP, programmation des puces IC

Demander le dernier prix
Chaîne vidéo
Number modèle :M24512-WMN6TP
Point d'origine :Usine originale
Quantité d'ordre minimum :10pcs
Conditions de paiement :T/T, Western Union, Paypal
Capacité d'approvisionnement :8400pcs
Délai de livraison :1 jour
Détails de empaquetage :Veuillez me contacter pour des détails
Description :² C 1 mégahertz 500 NS 8-SOIC d'IC 512Kbit I de mémoire d'EEPROM
Température de fonctionnement ambiante :– °C 40 à 130
Température de stockage :– °C 65 à 150
Chaîne d'entrée ou de sortie :– 0,50 à 6,5 V
Tension d'alimentation :– 0,50 à 6,5 V
Tension de décharge électrostatique (modèle de corps humain) :– 4000 à 4000 V
Paquet :SO8 (MW), SO8 (MANGANÈSE), TSSOP8 (DW)
more
Contacter

Add to Cart

Trouver des vidéos similaires
Voir la description du produit

M24512 - Circuit imprimé programmable WMN6TP, programmation des puces IC

Offre d'achat d'actions (vente à chaud)

Numéro de pièce Quantité Marque D/C Emballer
NCP1117STAT3G 14414 SUR 15+ SOT-223
NCP1234AD65R2G 6625 SUR 11+ POS-7
NCP1397AG 8128 SUR 16+ POS-15
NCP1450ASN50T1G 5878 SUR 16+ POS23-5
NCP1522BSNT1G 22847 SUR 15+ SOT23-5
NCP18XM472J03RB 134000 MURATA 13+ CMS
NCP3170ADR2G 7834 MURATA 11+ POS-8
NCP3420DR2G 7805 SUR 16+ POS-8
NCP380HSNAJAAT1G 7776 SUR 14+ SOT23-6
NCP511SN33T1G 15053 SUR 16+ SOT23-5
NCP5424DR2G 5929 SUR 14+ POS-16
NCP698SQ50T1G 5920 SUR 14+ SOT-343
NCS2200SN1T1G 5949 SUR 14+ SOT-153
NCV1124DR2G 4947 SUR 11+ POS-8
NDF06N60ZG 8221 SUR 14+ TO-220
NDP6020P 5891 FAIRCHILD 13+ TO-220
NDS355AN 137000 FAIRCHILD 15+ SOT-23
NDT014L 96000 FAIRCHILD 04+ SOT-223
NE5550979A-T1-A 6042 RENESA 16+ 79NA
NE555DR 40000 TI 16+ POS-8
NE555PWR 78000 TI 14+ POSST-8
NE555PWR 51000 TI 15+ POSST-8
NE556N 8450 TI 15+ DIP-14
NFA21SL506X1A48L 64000 MURATA 13+ CMS
NFL21SP106X1C3D 17325 MURATA 15+ CMS
NFM21CC471R1H3D 33000 MURATA 16+ CMS
NFM3DPC223R1H3L 61000 MURATA 13+ CMS
NH82801GB-SL8FX 1822 INTEL 15+ BGA
NJM064M 6020 CCR 16+ POS-14
NJM1300D 6703 CCR 16+ DIP-16

M24512-W M24512-R

M24256-BW M24256-BR

EEPROM de bus série I²C 512 Kbits et 256 Kbits avec trois lignes d'activation de puce

Résumé des fonctionnalités

■ L'interface série I2C à deux fils prend en charge le protocole 400 kHz

■ Plages de tension d'alimentation :

■ 1,8 V à 5,5 V (M24xxx-R)

■ 2,5 V à 5,5 V (M24xxx-W)

■ Entrée de contrôle d'écriture

■ Octet et écriture de page

■ Modes de lecture aléatoire et séquentiel

■ Cycle de programmation auto-temporisé

■ Incrémentation automatique des adresses

■ Protection améliorée contre les décharges électrostatiques/verrouillage

■ Plus de 1 000 000 de cycles d'écriture

■ Plus de 40 ans de conservation des données

■ Emballages – ECOPACK® (conforme RoHS)

Description sommaire

Les appareils M24512-W, M24512-R, M24256-BW et M24256-BR sont I2Mémoires programmables effaçables électriquement compatibles C (EEPROM).Ils sont organisés en 64 Ko × 8 bits et 32 ​​Ko × 8 bits, respectivement.

je2C utilise une interface série à deux fils, comprenant une ligne de données bidirectionnelle et une ligne d'horloge.Les appareils portent un code d'identification de type d'appareil intégré de 4 bits (1010) conformément à l'I2Définition du bus C.

L'appareil se comporte comme un esclave dans le I2Protocole C, avec toutes les opérations de mémoire synchronisées par l'horloge série.Les opérations de lecture et d'écriture sont lancées par une condition de démarrage, générée par le maître du bus.La condition de démarrage est suivie d'un code de sélection d'appareil et d'un bit de lecture/écriture (RW) (comme décrit dans le tableau 2), terminé par un bit d'accusé de réception.

Lors de l'écriture de données dans la mémoire, l'appareil insère un bit d'acquittement pendant le 9e temps bit, après la transmission 8 bits du maître du bus.Lorsque des données sont lues par le maître du bus, le maître du bus accuse réception de l'octet de données de la même manière.Les transferts de données sont terminés par une condition d'arrêt après un accusé de réception pour l'écriture et après un NoAck pour la lecture.

Afin de répondre aux exigences environnementales, ST propose ces appareils dans des packages ECOPACK®.

Les emballages ECOPACK® sont sans plomb et conformes RoHS.

Diagramme logique

Inquiry Cart 0