MT48LC32M16A2P-75 IT: puces IC programmables C TR, circuits intégrés complexes populaires

Puces IC programmables MT48LC32M16A2P -75IT, circuits intégrés complexes populaires

CARACTÉRISTIQUES

• Compatible PC100 et PC133

• Entièrement synchrone ;tous les signaux enregistrés sur le front positif de l'horloge système

• Opération canalisée interne ;l'adresse de la colonne peut être modifiée à chaque cycle d'horloge

• Banques internes pour masquer l'accès aux lignes/la précharge

• Longueurs de rafales programmables : 1, 2, 4, 8 ou pleine page

• Précharge automatique, inclut la PRÉCHARGE AUTOMATIQUE CONCURRENTE et les modes de rafraîchissement automatique

• Mode d'auto-rafraîchissement ;standard et faible puissance

• 64 ms, rafraîchissement de 4 096 cycles

• Entrées et sorties compatibles LVTTL

• Alimentation simple +3,3 V ±0,3 V

DESCRIPTION GÉNÉRALE

La SDRAM Micron® 128 Mo est une mémoire dynamique à accès aléatoire CMOS haute vitesse contenant 134 217 728 bits.Il est configuré en interne comme une DRAM à quatre bancs avec une interface synchrone (tous les signaux sont enregistrés sur le front positif du signal d'horloge, CLK).Chacune des banques de 33 554 432 bits du x4 est organisée en 4 096 lignes sur 2 048 colonnes sur 4 bits.Chacune des banques de 33 554 432 bits du x8 est organisée en 4 096 lignes sur 1 024 colonnes sur 8 bits.Chacune des banques de 33 554 432 bits du x16 est organisée en 4 096 lignes sur 512 colonnes sur 16 bits

Les accès en lecture et en écriture à la SDRAM sont orientés en rafale ;les accès commencent à un emplacement sélectionné et se poursuivent pour un nombre programmé d'emplacements dans une séquence programmée.Les accès commencent par l'enregistrement d'une commande ACTIVE, qui est ensuite suivie d'une commande READ ou WRITE.Les bits d'adresse enregistrés coïncidant avec la commande ACTIVE sont utilisés pour sélectionner la banque et la ligne à accéder (BA0, BA1 sélectionnent la banque ; A0-A11 sélectionnent la ligne).Les bits d'adresse enregistrés coïncidant avec la commande READ ou WRITE sont utilisés pour sélectionner l'emplacement de la colonne de départ pour l'accès en rafale.

La SDRAM fournit des longueurs de rafale programmables en lecture ou en écriture de 1, 2, 4 ou 8 emplacements, ou la page complète, avec une option de fin de rafale.Une fonction de précharge automatique peut être activée pour fournir une précharge de ligne auto-chronométrée qui est initiée à la fin de la séquence de rafales.

LISTE DES STOCKS