Dispositif logique programmable MAX 7000 Famille de dispositifs logiques programmables 1,13 M EPM7064STC44-10N

Caractéristiques

■ Dispositifs logiques programmables (PLD) hautes performances basés sur EEPROM et basés sur l'architecture MAX® de deuxième génération

■ Programmabilité intégrée au système (ISP) 5,0 V via la norme IEEE Std.Interface JTAG (Joint Test Action Group) 1149.1 disponible dans les appareils MAX 7000S - Circuits ISP compatibles avec IEEE Std.1532

■ Inclut des appareils MAX 7000 5,0 V et des appareils MAX 7000S ISP 5,0 V

■ Circuit de test de balayage limite JTAG (BST) intégré dans les appareils MAX7000S avec 128 macrocellules ou plus

■ Famille EPLD complète avec des densités logiques allant de 600 à 5 000 portes utilisables (voir Tableaux 1 et 2)

■ Retards logiques broche à broche de 5 ns avec des fréquences de compteur allant jusqu'à 175,4 MHz (y compris l'interconnexion)

■ Périphériques compatibles PCI disponibles

Figure 1. Schéma fonctionnel des appareils EPM7032, EPM7064 et EPM7096

Sécurité de la conception

Tous les appareils MAX 7000 contiennent un bit de sécurité programmable qui contrôle l'accès aux données programmées dans l'appareil.Lorsque ce bit est programmé, une conception propriétaire implémentée dans l'appareil ne peut pas être copiée ou récupérée.Cette fonctionnalité offre un haut niveau de sécurité de conception car les données programmées dans les cellules EEPROM sont invisibles.Le bit de sécurité qui contrôle cette fonction, ainsi que toutes les autres données programmées, est réinitialisé uniquement lorsque l'appareil est reprogrammé.