Microcontrôleur 8 bits avec flash programmable intégré au système 64K/128K/256K octets ATMEGA1281-16AU

Microcontrôleur 8 bits avec flash programmable intégré au système 64K/128K/256K octets

ATmega640/V

ATmega1280/V

ATmega1281/V

ATmega2560/V

ATmega2561/V

Caractéristiques

• Microcontrôleur AVR® 8 bits hautes performances et basse consommation

• Architecture RISC avancée

- 135 instructions puissantes - Exécution de la plupart des cycles d'horloge

– 32 x 8 registres de travail à usage général

– Fonctionnement entièrement statique

– Jusqu'à 16 MIPS Débit à 16 MHz

- Multiplicateur à 2 cycles sur puce

• Segments de mémoire non volatile à haute endurance

- 64K/128K/256K octets de flash autoprogrammable intégré au système

– EEPROM 4K octets

– SRAM interne de 8K octets

– Cycles d'écriture/effacement : 10 000 Flash/100 000 EEPROM

– Conservation des données : 20 ans à 85°C/ 100 ans à 25°C

- Section de code de démarrage en option avec bits de verrouillage indépendants

• Programmation dans le système par le programme de démarrage sur puce

• Véritable opération de lecture pendant l'écriture

– Verrou de programmation pour l'endurance de la sécurité logicielle : jusqu'à 64 000 octets d'espace mémoire externe en option

• Interface JTAG (conforme à la norme IEEE 1149.1)

– Capacités de balayage des limites selon la norme JTAG

- Prise en charge étendue du débogage sur puce

- Programmation de Flash, EEPROM, fusibles et bits de verrouillage via l'interface JTAG

• Caractéristiques périphériques

– Deux temporisateurs/compteurs 8 bits avec pré-échelle séparé et mode de comparaison

- Quatre temporisateurs / compteurs 16 bits avec pré-échelle séparé, modes de comparaison et de capture

– Compteur en temps réel avec oscillateur séparé

– Quatre canaux PWM 8 bits

– Six/douze canaux PWM avec résolution programmable de 2 à 16 bits

(ATmega1281/2561, ATmega640/1280/2560)

- Modulateur de comparaison de sortie

– ADC 8/16 canaux, 10 bits (ATmega1281/2561, ATmega640/1280/2560)

-USART série programmable à deux/quatre (ATmega1281/2561, ATmega640/1280/2560)

– Interface série SPI maître/esclave

– Interface série à 2 fils orientée octet

- Minuterie de chien de garde programmable avec oscillateur séparé sur puce

- Comparateur analogique sur puce

- Interruption et réveil sur changement de broche

• Caractéristiques spéciales du microcontrôleur

- Réinitialisation à la mise sous tension et détection de baisse de tension programmable

– Oscillateur calibré interne

– Sources d'interruption externes et internes

- Six modes de veille : veille, réduction du bruit ADC, économie d'énergie, mise hors tension, veille,

et veille prolongée

• E/S et packages

– 54/86 lignes d'E/S programmables (ATmega1281/2561, ATmega640/1280/2560)

– QFN/MLF à 64 plots, TQFP à 64 dérivations (ATmega1281/2561)

– TQFP 100 plombs, CBGA 100 billes (ATmega640/1280/2560)

– RoHS/entièrement vert

• Écart de température:

– -40°C à 85°C Industriel

• Consommation d'énergie ultra-faible

– Mode actif : 1 MHz, 1,8 V : 500 µA

– Mode hors tension : 0,1 μA à 1,8 V

• Niveau de vitesse :

– ATmega640V/ATmega1280V/ATmega1281V :

0 - 4 MHz à 1,8 - 5,5 V, 0 - 8 MHz à 2,7 - 5,5 V

– ATmega2560V/ATmega2561V :

0 - 2 MHz à 1,8 - 5,5 V, 0 - 8 MHz à 2,7 - 5,5 V

– ATmega640/ATmega1280/ATmega1281 :

0 - 8 MHz @ 2,7 - 5,5 V, 0 - 16 MHz @ 4,5 - 5,5 V

– ATmega2560/ATmega2561 :

0 - 16 MHz à 4,5 - 5,5 V

1. Schéma de configuration des broches

1-1.Brochage TQFP ATmega640/1280/2560

Illustration 1-2.Brochage CBGA ATmega640/1280/2560

Illustration 1-3.Brochage ATmega1281/2561

Remarque : Le grand coussinet central sous le boîtier QFN/MLF est en métal et connecté en interne à GND.Il doit être soudé ou collé à la carte pour assurer une bonne stabilité mécanique.Si le coussin central n'est pas connecté, le paquet peut se détacher de la carte.

2. Aperçu

L'ATmega640/1280/1281/2560/2561 est un microcontrôleur CMOS 8 bits basse consommation basé sur l'architecture RISC améliorée AVR.En exécutant des instructions puissantes en un seul cycle d'horloge, l'ATmega640/1280/1281/2560/2561 atteint des débits proches de 1 MIPS par MHz permettant au concepteur du système d'optimiser la consommation d'énergie par rapport à la vitesse de traitement.

2.1 Schéma fonctionnel

Chiffre2-1.Diagramme