Circuit intégré XC6VLX240T-1FFG1156I Présentation de la famille Virtex-6

Présentation de la famille Virtex-6

Description générale

La famille Virtex®-6 fournit les fonctionnalités les plus récentes et les plus avancées du marché des FPGA.Les FPGA Virtex-6 sont la base de silicium programmable pour les plates-formes de conception ciblées qui fournissent des composants logiciels et matériels intégrés pour permettre aux concepteurs de se concentrer sur l'innovation dès le début de leur cycle de développement.Utilisant l'architecture basée sur les colonnes ASMBL™ (Advanced Silicon Modular Block) de troisième génération, la famille Virtex-6 contient plusieurs sous-familles distinctes.

Cette présentation couvre les appareils des sous-familles LXT, SXT et HXT.Chaque sous-famille contient un rapport différent de fonctionnalités pour répondre le plus efficacement aux besoins d'une grande variété de conceptions logiques avancées.En plus de la structure logique hautes performances, les FPGA Virtex-6 contiennent de nombreux blocs intégrés au niveau du système.Ces fonctionnalités permettent aux concepteurs logiques d'intégrer les plus hauts niveaux de performances et de fonctionnalités dans leurs systèmes basés sur FPGA.

Construits sur une technologie de pointe en cuivre de 40 nm, les FPGA Virtex-6 sont une alternative programmable à la technologie ASIC personnalisée.Les FPGA Virtex-6 offrent la meilleure solution pour répondre aux besoins des concepteurs de logique hautes performances, des concepteurs de DSP hautes performances et des concepteurs de systèmes embarqués hautes performances avec une logique, un DSP, une connectivité et des capacités de microprocesseur logiciel sans précédent.

Résumé des fonctionnalités du FPGA Virtex-6

• Trois sous-familles :

• FPGA Virtex-6 LXT : logique hautes performances avec connectivité série avancée

• FPGA Virtex-6 SXT : capacité de traitement de signal la plus élevée avec une connectivité série avancée

• FPGA Virtex-6 HXT : connectivité série à bande passante la plus élevée

• Compatibilité entre les sous-familles

• Les appareils LXT et SXT sont compatibles avec l'encombrement dans le même boîtier

• Logique FPGA avancée et hautes performances

• Technologie de table de consultation (LUT) réelle à 6 entrées

• Option double LUT5 (LUT à 5 entrées)

• Paire LUT/double bascule pour les applications nécessitant un mélange de registres riche

• Amélioration de l'efficacité du routage

• Option de RAM LUT distribuée 64 bits (ou deux 32 bits) par LUT à 6 entrées

• SRL32/double SRL16 avec option de sorties enregistrées

• Puissants gestionnaires d'horloge en mode mixte (MMCM)

• Les blocs MMCM fournissent une mise en mémoire tampon sans retard, une synthèse de fréquence, un décalage de phase d'horloge,

filtrage de la gigue d'entrée et division d'horloge à adaptation de phase

• Bloc RAM/FIFO de 36 Ko

• Blocs de RAM à deux ports

• Programmable

- Largeurs double port jusqu'à 36 bits

- Largeurs simples à double port jusqu'à 72 bits

• Logique FIFO programmable améliorée

• Circuit de correction d'erreur optionnel intégré

• Utilisez éventuellement chaque bloc comme deux blocs indépendants de 18 Ko

• Technologie SelectIO™ parallèle haute performance

• Fonctionnement de 1,2 à 2,5 VI/O

• Interfaçage source-synchrone utilisant la technologie ChipSync™

• Terminaison active à impédance contrôlée numériquement (DCI)

• Banc d'E/S souple et précis

• Prise en charge de l'interface mémoire haute vitesse avec capacité de niveau d'écriture intégrée

• Tranches DSP48E1 avancées

• 25 x 18, multiplicateur/accumulateur en complément à deux

• Canalisation facultative

• Nouveau pré-additionneur optionnel pour aider à filtrer les applications

• Fonctionnalité optionnelle de logique au niveau du bit

• Connexions en cascade dédiées

• Options de configuration flexibles

• Interface SPI et Flash parallèle

• Prise en charge multi-bitstream avec logique de reconfiguration de secours dédiée

• Détection automatique de la largeur du bus

• Capacité de surveillance du système sur tous les appareils

• Surveillance thermique et de la tension d'alimentation sur puce/hors puce

• Accès JTAG à toutes les grandeurs surveillées

• Blocs d'interface intégrés pour les conceptions PCI Express®

• Conforme à la spécification de base PCI Express 2.0

• Prise en charge Gen1 (2,5 Gb/s) et Gen2 (5 Gb/s) avec les émetteurs-récepteurs GTX

• Compatible point de terminaison et port racine

• Prise en charge de voies x1, x2, x4 ou x8 par bloc

• Émetteurs-récepteurs GTX : jusqu'à 6,6 Gb/s

• Débits de données inférieurs à 480 Mb/s pris en charge par le suréchantillonnage dans la logique FPGA.

• Émetteurs-récepteurs GTH : 2,488 Gb/s à plus de 11 Gb/s

• Bloc MAC Ethernet 10/100/1000 Mb/s intégré

• Prend en charge 1000BASE-X PCS/PMA et SGMII à l'aide d'émetteurs-récepteurs GTX

• Prend en charge MII, GMII et RGMII à l'aide des ressources technologiques SelectIO

• Prise en charge de 2 500 Mb/s disponible

• Technologie de traitement CMOS cuivre 40 nm

• Tension de base de 1,0 V (niveaux de vitesse -1, -2, -3 uniquement)

• Option de tension de base de 0,9 V à faible puissance (niveau de vitesse -1 L uniquement)

• Boîtier flip-chip à haute intégrité du signal disponible en options de boîtier standard ou sans plomb

Offre d'achat d'actions (vente à chaud)