ChongMing Group (HK) International Co., Ltd
CHONGMING GROUP (HK) INT'L CO., LTD.
Add to Cart
SDRAM DOUBLE DÉBIT DE DONNÉES (DDR)
CARACTÉRISTIQUES
• Horloge 167 MHz, débit de données 333 Mb/s/p
• VDD = +2,5 V ±0,2 V, VDDQ = +2,5 V ±0,2 V
• Stroboscope de données bidirectionnel (DQS) transmis/reçu avec des données, c'est-à-dire une capture de données synchrone à la source (x16 en a deux - un par octet)
• Architecture interne à double débit de données (DDR) en pipeline ;deux accès aux données par cycle d'horloge
• Entrées d'horloge différentielles (CK et CK#)
• Commandes saisies sur chaque front positif CK
• DQS aligné sur les bords avec les données pour les lectures ;aligné au centre avec les données pour les WRITE
• DLL pour aligner les transitions DQ et DQS avec CK
• Quatre banques internes pour un fonctionnement simultané
• Masque de données (DM) pour masquer les données d'écriture (x16 en a deux - un par octet)
• Longueurs de rafales programmables : 2, 4 ou 8
• Option de précharge automatique simultanée prise en charge
• Modes d'actualisation automatique et d'auto-actualisation
• Forfait FBGA disponible
• 2,5 VI/S (compatible SSTL_2)
• t Verrouillage RAS (t RAP = t RCD)
• Rétrocompatible avec DDR200 et DDR266
OPTIONS NUMÉRO DE PIÈCE
• Configuration
32 Mo x 4 (8 Mo x 4 x 4 banques) 32M4
16 Mo x 8 (4 Mo x 8 x 4 banques) 16M8
8 Mo x 16 (2 Mo x 16 x 4 banques) 8M16
• Emballage en plastique
TSOP 66 broches (OCPL) TG
FBGA 60 billes (16x9mm) FJ
• Synchronisation - Temps de cycle
6ns @ CL = 2,5 (DDR333B–FBGA)1-6
6ns @ CL = 2,5 (DDR333B–TSOP)1-6T
7.5ns @ CL = 2 (DDR266A)2-75Z
• Auto-actualisation
Standard aucun
REMARQUE : 1. Prend en charge les modules PC2700 avec une synchronisation 2.5-3-3
2. Prend en charge les modules PC2100 avec une synchronisation 2-3-3
COMPATIBILITÉ DDR333
La DDR333 satisfait ou dépasse toutes les exigences de synchronisation de la DDR266, assurant ainsi une rétrocompatibilité totale avec les conceptions DDR actuelles.De plus, ces appareils prennent en charge la précharge automatique simultanée et le verrouillage RAS pour des performances de synchronisation améliorées.Le dispositif DDR333 de 128 Mo prendra en charge un intervalle de rafraîchissement périodique moyen (t REFI) de 15,6 µs.
Le boîtier TSOP standard à 66 broches est proposé pour les applications point à point où le boîtier FBGA est destiné aux systèmes multipoints.
La fiche technique du Micron 128 Mo fournit toutes les spécifications et fonctionnalités, sauf indication contraire dans les présentes.
DIMENSION DU PAQUET FBGA 60 BALLES
MARQUAGE DES COLIS FBGA
En raison de la taille physique de l'emballage FBGA, le numéro de référence complet de la commande n'est pas imprimé sur l'emballage.Au lieu de cela, le code de package suivant est utilisé.
La marque supérieure contient cinq champs 12345
• Champ 1 (Famille de produits)
DRAM D
DRAM - ES Z
• Champ 2 (Type de produit)
2,5 volts, DDR SDRAM, 60 billes L
• Champ 3 (Largeur)
x4 appareils B
x8 appareils C
x16 appareils D
• Champ 4 (Densité / Taille)
128Mo F
• Classement 5 (niveau de vitesse)
-6J
-75Z P
-75 F
-8 C
DIMENSION DU BOÎTIER TSOP À 66 BROCHES AFFECTATION DES BROCHES DU BOÎTIER TSOP À 66 BROCHES