La liste suivante récapitule les caractéristiques de famille de dispositif de Stratix IV :
■Jusqu'à 48 émetteurs-récepteurs CDR basés sur duplex dans Stratix IV GX et dispositifs du GT soutenant des débits jusqu'à
8,5 GBP et 11,3 GBP, respectivement
■Pré-accent programmable d'émetteur et circuits d'égalisation de récepteur pour compenser des pertes liées à la fréquence
dans le milieu physique
■Puissance moyenne physique typique de l'attachement (PMA) de 100 mW à 3,125 GBP et de 135 mW à 6,375 GBP par
canal
■72 600 à 813 050 LEs équivalent par dispositif
■Kb 7 370 à 33 294 de la mémoire augmentée de TriMatrix se composant de trois longueurs de bloc de RAM pour mettre en application la véritable mémoire à double accès
et tampons de fifo
■Blocs ultra-rapides de traitement numérique du signal (DSP) configurables en tant que 9 x 9 bit, 12 x 12 bit, bit 18 x 18, et plein-précision de 36 x 36 bits
multiplicateurs à jusqu'à 600 mégahertz
■Jusqu'à 16 horloges globales (GCLK), 88 horloges régionales (RCLK), et 132 horloges de périphérie (PCLK) par dispositif
■Soutien des interfaces externes ultra-rapides de mémoire comprenant la RDA, le DDR2, le DDR3 SDRAM, le RLDRAM II, le QDR II, et le QDR II+
SRAM sur jusqu'à 24 banques modulaires d'entrée-sortie
■Appui ultra-rapide d'entrée-sortie de LVDS avec le serializer/deserializer (SERDES), l'alignement dynamique de phase (DPA), et les circuits de doux-CDR à
débits jusqu'à 1,6 GBP
■Soutien des normes de canal source-synchrones, y compris SGMII, GbE, SPI-4 phase 2 (niveau de POS-PHY 4), SFI-4.1, XSBI,
UTOPIE IV, NPSI, et CSIX-L1
■Pinouts pour des dispositifs de Stratix IV E conçus pour permettre la migration des conceptions de Stratix III à Stratix IV E avec l'impact minimal de carte PCB.
