Conditions de paiement :T/T, Western Union, Paypal, assurance commerciale, carte de crédit
Capacité d'approvisionnement :220 PCs
Délai de livraison :3-5 jour
Détails de empaquetage :Emballage de norme internationale
Catégorie :Réseau prédiffusé programmable de champ
Condition :Original 100%, tout neuf et original, nouveau
Nombre de blocs de rangée de logique - laboratoires :14144
Nombre d'I/Os :Entrée-sortie 488
Paquet/cas :BGA-780
Tension d'alimentation d'opération :900 système mv
Série :Stratix IV E
Fréquence maximum d'opération :600 mégahertz
Service :BOM Kitting
Délai d'exécution :En stock, contact nous
more
Contacter
Add to Cart
Trouver des vidéos similaires
Voir la description du produit
Réseau prédiffusé programmable de champ d'EP4SE360H29C4N Stratix IV E
Attribut de produit
Valeur d'attribut
Intel
FPGA - Réseau prédiffusé programmable de champ
Stratix IV E
353600
14144
Entrée-sortie 488
900 système mv
0 C
+ 70 C
SMD/SMT
BGA-780
Plateau
Série :
Stratix IV
Marque :
Intel/Altera
Fréquence maximum d'opération :
600 mégahertz
Humidité sensible :
Oui
Type de produit :
FPGA - Réseau prédiffusé programmable de champ
Quantité de paquet d'usine :
24
Sous-catégorie :
Logique programmable IC
Mémoire totale :
kbit 22564
Nom commercial :
Stratix
Partie # noms d'emprunt :
973234
Stratix IV E
■Jusqu'à 16 horloges globales et 88 horloges régionales ont de façon optimale conduit pour rencontrer les performances maximales de 800 mégahertz ■Jusqu'à 112 et 132 horloges de périphérie dans des dispositifs de Stratix IV GX et de Stratix IV E, respectivement ■Jusqu'à 66 (16 GCLK + 22 RCLK + 28 PCLK) réseaux d'horloge par quart de cercle de dispositif dans des dispositifs de Stratix IV GX et de Stratix IV GT ■Jusqu'à 71 (16 GCLK + 22 RCLK + 33 PCLK) réseaux d'horloge par quart de cercle de dispositif dans des dispositifs de Stratix IV E ■Circuits consacrés des côtés gauches et droits du dispositif pour soutenir des liens différentiels aux débits de 150 Mbps à 1,6 GBP ■Jusqu'à 98 SERDES différentiels dans des dispositifs de Stratix IV GX, jusqu'à 132 SERDES différentiels dans des dispositifs de Stratix IV E, et jusqu'à 47 SERDES différentiels dans des dispositifs de Stratix IV GT ■Les circuits de DPA au récepteur compensent automatiquement le biais de canal en canal et de canal-à-horloge dans les interfaces synchrones de source ■Les circuits de Doux-CDR au récepteur permettent l'exécution des interfaces série asynchrones avec les horloges incorporées au débit jusqu'à 1,6 de GBP (SGMII et GbE) ■Les dispositifs de Stratix IV E fournissent une excellente solution pour les applications qui n'exigent pas les émetteurs-récepteurs CDR basés sur ultra-rapides, mais sont logique, entrée-sortie d'utilisateur, ou mémoire intensive.
