Conditions de paiement :T/T, Western Union, Paypal, assurance commerciale, carte de crédit
Capacité d'approvisionnement :530 PCs
Délai de livraison :3-5 jour
Détails de empaquetage :Emballage de norme internationale
Catégorie :Logique programmable IC
Condition :Original 100%, tout neuf et original, nouveau
Nombre d'I/Os :Entrée-sortie 440
Produit :Virtex-5
Paquet/cas :FBGA-676
RAM distribué :kbit 1120
Bloc inclus RAM - EBR :kbit 4608
Fréquence maximum d'opération :550 mégahertz
Service :BOM Kitting
Délai d'exécution :En stock, contact nous
more
Contacter
Add to Cart
Trouver des vidéos similaires
Voir la description du produit
Entrée-sortie Virtex-5 de la puce FBGA-676 440 de XC5VLX110-1FFG676C Xilinx FPGA
Attribut de produit
Valeur d'attribut
Xilinx
FPGA - Réseau prédiffusé programmable de champ
Virtex-5
Entrée-sortie 440
1 V
0 C
+ 85 C
SMD/SMT
FBGA-676
Série :
XC5VLX110
Marque :
Xilinx
RAM distribué :
kbit 1120
Bloc inclus RAM - EBR :
kbit 4608
Fréquence maximum d'opération :
550 mégahertz
Humidité sensible :
Oui
Type de produit :
FPGA - Réseau prédiffusé programmable de champ
Quantité de paquet d'usine :
1
Sous-catégorie :
Logique programmable IC
Nom commercial :
Virtex
Résumé des caractéristiques de Virtex-5 FPGA
• Jusqu'à six tuiles de gestion d'horloge (CMTs) Le − chaque CMT contient deux DCMs et un PLL-up aux dix-huit générateurs à horloge totaux − flexible DCM--PLL ou PLL--DCM à la cascade Deskew d'horloge de précision de − et déphasage Synthèse flexible de fréquence de − Modes opérationnels multiples de − pour soulager des décisions de compromis de représentation Fréquence maximum d'entrée-sortie améliorée par − Résolution déphaseuse à grain fin de − Le − a entré le filtrage de frousse Opération de basse puissance de − Grand choix de déphasage de −
• multiplication du complément de 25 x 18 two • Étapes facultatives de canalisation pour la représentation augmentée • L'accumulateur mordu par 48 facultatifs pour se multiplier accumulent l'opération (MACC) avec la cascade facultative d'accumulateur à 96 bits • L'additionneur intégré pour complexe-multiplient ou multiplier-ajoutent l'opération • Au niveau du bit modes d'opération logique facultatifs • Registres indépendants de C par tranche • Entièrement cascadable dans une colonne de DSP sans ressources de acheminement externes • Mesure de la température de Sur-puce (±4°C) • Mesure d'alimentation d'énergie de Sur-puce (±1%) • Facile à utiliser, d'un seul bloc − aucune conception requise pour l'opération de base Surveillance autonome de − de tous les capteurs de sur-puce Seuils programmables d'alarme d'utilisateur de − pour la sur-puce
