Conditions de paiement :T/T, Western Union, Paypal, assurance commerciale, carte de crédit
Capacité d'approvisionnement :108 PCs
Délai de livraison :3-5 jour
Détails de empaquetage :Emballage de norme internationale
Catégorie :IC FPGA
Condition :Original 100%, tout neuf et original, nouveau
Série :Stratix V GS
Nombre de blocs de rangée de logique - laboratoires :172600
Nombre d'I/Os :Entrée-sortie 696
Tension d'alimentation d'opération :900 système mv
Paquet/cas :FBGA-1517
Débit :14,1 Gb/s
Service :BOM Kitting
Délai d'exécution :En stock, contact nous
more
Contacter
Add to Cart
Trouver des vidéos similaires
Voir la description du produit
Entrée-sortie Stratix V GS de la puce FBGA-1517 696 de 5SGSMD5K2F40I3N ALTERA FPGA
Attribut de produit
Valeur d'attribut
Intel
FPGA - Réseau prédiffusé programmable de champ
Stratix V GS
457000
172600
Entrée-sortie 696
900 système mv
- 40 C
+ 85 C
SMD/SMT
FBGA-1517
Plateau
Débit :
14,1 Gb/s
Série :
Stratix V GS 5SGSD5
Marque :
Intel/Altera
Bloc inclus RAM - EBR :
5,27 Mbit
Humidité sensible :
Oui
Nombre d'émetteurs-récepteurs :
Émetteur-récepteur 36
Type de produit :
FPGA - Réseau prédiffusé programmable de champ
Quantité de paquet d'usine :
21
Sous-catégorie :
Logique programmable IC
Mémoire totale :
44,27 Mbit
Nom commercial :
Stratix V FPGA
Partie # noms d'emprunt :
969604
Stratix V comporte le résumé• technologie transformatrice de 28 nanomètre TSMC
• ALM augmenté avec quatre registres • Amélioré l'acheminement de l'architecture réduit la congestion et s'améliore pour compiler des périodes • M20K : 20-Kbit avec le code de correction d'erreurs dur (CCE) • MLAB : bit 640 • Représentation de jusqu'à 600 mégahertz • À la façon des indigènes traitement des signaux de soutien avec la précision s'étendant de 9x9 jusqu'à 54x54 • Nouveaux 27x27 indigènes multiplient le mode • accumulateur et cascade 64-bit pour des réponses d'impulsion finies systoliques (sapins) • Mémoire interne incluse de coefficient • le Pré-additionneur/subtractor améliore l'efficacité • Le plus grand nombre de sorties permet des multiplicateurs plus indépendants • Mode partiel avec la modulation de troisième ordre de delta-sigma • Mode de nombre entier • Synthèse d'horloge de précision, compensation de retard d'horloge, et tampon zéro de retard (ZDB) • synchronisation du tissu 800-MHz • Global, quart de cercle, et réseaux périphériques d'horloge • Des réseaux inutilisés d'horloge peuvent être mis hors tension pour réduire la puissance dynamique • Gigabit Ethernet (GbE) et XAUI PCS • 10G Ethernet PCS • RapidIO® périodique (SRIO) PCS • Interface par radio publique commune (CPRI) PCS • Mise en réseau optique passive de gigabit (GPON) PCS • Technologie programmable de puissance • Analyse de puissance intégrée par II de Quartus PowerPlay
