Conditions de paiement :T/T, Western Union, Paypal, assurance commerciale, carte de crédit
Capacité d'approvisionnement :48 PCS
Délai de livraison :3-5 jour
Détails de empaquetage :Emballage de norme internationale
Catégorie :IC FPGA
Condition :Original 100%, tout neuf et original, nouveau
Nombre de blocs de rangée de logique - laboratoires :6627
Nombre d'I/Os :Entrée-sortie 742
Paquet/cas :FBGA-1020
Tension d'alimentation d'opération :1,2 V
Série :Stratix II
Courant d'approvisionnement d'opération :820 mA
Service :BOM Kitting
Délai d'exécution :En stock, contact nous
more
Contacter
Add to Cart
Trouver des vidéos similaires
Voir la description du produit
Entrée-sortie Stratix II de la puce FBGA-1020 742 d'EP2S130F1020C3N ALTERA FPGA
Attribut de produit
Valeur d'attribut
Intel
FPGA - Réseau prédiffusé programmable de champ
Stratix II
132540
6627
Entrée-sortie 742
1,2 V
0 C
+ 70 C
SMD/SMT
FBGA-1020
Plateau
Série :
Stratix II EP2S130
Marque :
Intel/Altera
Humidité sensible :
Oui
Courant d'approvisionnement d'opération :
820 mA
Type de produit :
FPGA - Réseau prédiffusé programmable de champ
Quantité de paquet d'usine :
24
Sous-catégorie :
Logique programmable IC
Mémoire totale :
bit 6747840
Nom commercial :
Stratix II
Partie # noms d'emprunt :
966850
La famille de Stratix® II FPGA est basée sur un 1.2-V, 90 nanomètre, processus de SRAM d'en cuivre de tout-couche et comporte une nouvelle structure de logique qui maximise la représentation, et permet des densités de dispositif approchant 180 000 éléments logiques équivalents (LEs). Les dispositifs de Stratix II offrent jusqu'à 9 Mbits de la sur-puce, mémoire de TriMatrix™ pour exiger, applications intensives de mémoire et ont jusqu'à 96 blocs de DSP avec jusqu'à 384 (18-bit multiplicateurs de bit de × 18) pour l'exécution efficace des filtres de haute performance et d'autres fonctions de DSP. De diverses interfaces externes ultra-rapides de mémoire sont soutenues, y compris le double débit (RDA) SDRAM et DDR2 SDRAM, RLDRAM II, le débit de quadruple (QDR) II SRAM, et le débit simple (DTS) SDRAM. Les dispositifs de Stratix II soutiennent de diverses normes d'entrée-sortie avec le soutien de la signalisation synchrone de source de 1 gigabit par seconde (GBP) avec des circuits de DPA. Les dispositifs de Stratix II offrent une solution complète de gestion d'horloge avec la fréquence du signal d'horloge interne de jusqu'à 550 mégahertz et de jusqu'à 12 boucles à verrouillage déphasé (PLLs). Les dispositifs de Stratix II sont également le premier FPGAs de l'industrie avec la capacité de déchiffrer un bitstream de configuration utilisant l'algorithme avancé de la norme de chiffrage (AES) pour protéger des conceptions.
■Soutien de nombreuses normes assymétriques et différentielles d'entrée-sortie ■Appui différentiel ultra-rapide d'entrée-sortie avec des circuits de DPA pour la représentation 1-Gbps ■Soutien des normes de canal ultra-rapides de mise en réseau et de communications comprenant RapidIO parallèle, SPI-4 phase 2 (technologie de niveau 4), de HyperTransport™ de POS-PHY, et SFI-4 ■Soutien de mémoire externe ultra-rapide, y compris la RDA et le DDR2 SDRAM, le RLDRAM II, le QDR II SRAM, et le DTS SDRAM ■Soutien des megafunctions multiples de propriété intellectuelle des fonctions d'Altera MegaCore® et des megafunctions du programme d'associés d'Altera Megafunction (AMPPSM) ■Soutien de sécurité de conception utilisant le chiffrage de bitstream de configuration ■Soutien des mises à jour de configuration à distance ■Jusqu'à 16 horloges globales avec 24 ressources de synchronisation par région de dispositif ■Les blocs de gestion d'horloge soutiennent le réseau dynamique d'horloge activer/, qui permet à des réseaux d'horloge de mettre hors tension pour réduire la puissance en mode d'utilisateur ■Jusqu'à 12 PLLs (quatre ont augmenté PLLs et huit PLLs rapide) par dispositif fournissent le spectre étalé, la largeur de bande programmable, le changement d'horloge, la reconfiguration en temps réel de PLL, et la multiplication avancée et déphaseur
