Conditions de paiement :T/T, Western Union, Paypal, assurance commerciale, carte de crédit
Capacité d'approvisionnement :318 PCs
Délai de livraison :3-5 jour
Détails de empaquetage :Emballage de norme internationale
Catégorie :IC FPGA
Condition :Original 100%, tout neuf et original, nouveau
Nombre de blocs de rangée de logique - laboratoires :4548
Nombre d'I/Os :Entrée-sortie 534
Paquet/cas :FBGA-780
Débit :600 Mb/s à 6,375 Gb/s
Série :Stratix II
Courant d'approvisionnement d'opération :620 mA
Service :BOM Kitting
Délai d'exécution :En stock, contact nous
more
Contacter
Add to Cart
Trouver des vidéos similaires
Voir la description du produit
Entrée-sortie Stratix II de la puce FBGA-780 534 d'EP2S90F780C4N ALTERA FPGA
Attribut de produit
Valeur d'attribut
Intel
FPGA - Réseau prédiffusé programmable de champ
Stratix II
60440
4548
Entrée-sortie 534
1,2 V
0 C
+ 70 C
SMD/SMT
FBGA-780
Plateau
Série :
Stratix II EP2S90
Marque :
Intel/Altera
Humidité sensible :
Oui
Courant d'approvisionnement d'opération :
620 mA
Type de produit :
FPGA - Réseau prédiffusé programmable de champ
Quantité de paquet d'usine :
36
Sous-catégorie :
Logique programmable IC
Mémoire totale :
bit 4520488
Nom commercial :
Stratix II
Partie # noms d'emprunt :
973077
La famille de Stratix II offre les caractéristiques suivantes :
■Le nouveau et innovateur module de logique adaptatif (ALM), le bloc fonctionnel de base de l'architecture de Stratix II, maximise la représentation et l'efficacité d'utilisation de ressource ■Jusqu'à 9 383 040 bits de RAM (1 172 880 octets) disponibles sans réduire des ressources de logique ■TriMatrixmemory se composant de trois longueurs de bloc de RAM pour mettre en application la véritable mémoire à double accès et les premiers- tampons (fifo) à système premier entré, premier sorti ■Les blocs ultra-rapides de DSP fournissent l'exécution consacrée des multiplicateurs (à jusqu'à 450 mégahertz), multiplier-accumulent des fonctions, et des filtres finis de réponse d'impulsion (SAPIN) ■Jusqu'à 16 horloges globales avec 24 ressources de synchronisation par région de dispositif ■Les blocs de gestion d'horloge soutiennent le réseau dynamique d'horloge activer/, qui permet à des réseaux d'horloge de mettre hors tension pour réduire la puissance en mode d'utilisateur ■Jusqu'à 12 PLLs (quatre ont augmenté PLLs et huit PLLs rapide) par dispositif fournissent le spectre étalé, la largeur de bande programmable, le changement d'horloge, la reconfiguration en temps réel de PLL, et la multiplication avancée et déphaseur
