Conditions de paiement :T/T, Western Union, Paypal, assurance commerciale, carte de crédit
Capacité d'approvisionnement :328 PCs
Délai de livraison :3-5 jour
Détails de empaquetage :Emballage de norme internationale
Catégorie :Logique programmable IC
Condition :Original 100%, tout neuf et original, nouveau
Nombre d'I/Os :Entrée-sortie 680
Produit :Virtex-5
Paquet/cas :FCBGA-1738
RAM distribué :kbit 1240
Bloc inclus RAM - EBR :kbit 8208
Débit :6,5 Gb/s
Service :BOM Kitting
Délai d'exécution :En stock, contact nous
more
Contacter
Add to Cart
Trouver des vidéos similaires
Voir la description du produit
Réseau prédiffusé programmable de champ de XC5VFX100T-1FF1738C IC FPGA FCBGA-1738
Attribut de produit
Valeur d'attribut
Xilinx
FPGA - Réseau prédiffusé programmable de champ
Virtex-5
Entrée-sortie 680
1 V
0 C
+ 85 C
SMD/SMT
FCBGA-1738
Débit :
6,5 Gb/s
Série :
XC5VFX100T
Marque :
Xilinx
RAM distribué :
kbit 1240
Bloc inclus RAM - EBR :
kbit 8208
Fréquence maximum d'opération :
550 mégahertz
Humidité sensible :
Oui
Nombre d'émetteurs-récepteurs :
Émetteur-récepteur 16
Type de produit :
FPGA - Réseau prédiffusé programmable de champ
Quantité de paquet d'usine :
1
Sous-catégorie :
Logique programmable IC
Nom commercial :
Virtex
Résumé des caractéristiques de Virtex-5 FPGA
• Cinq plates-formes LX, LXT, SXT, TXT, et FXT − Virtex-5 LX : Applications générales performantes de logique − Virtex-5 LXT : Logique performante avec la connectivité périodique avancée − Virtex-5 SXT : Applications performantes de traitement des signaux avec la connectivité périodique avancée − Virtex-5 TXT : Systèmes performants avec la connectivité périodique avancée à double densité − Virtex-5 FXT : Systèmes inclus performants avec la connectivité périodique avancée
• compatibilité de Croix-plate-forme Le − LXT, les dispositifs de SXT, et de FXT sont empreinte de pas compatible dans le même paquet utilisant les régulateurs de tension réglables
• La plupart d'avancé, performant, optimal-utilisation, tissu de FPGA Vraie technologie de la table de consultation de 6 entrées de − (LUT) Double option 5-LUT de − Cheminement de réduire-houblon amélioré par − option distribuée 64-bit de RAM de − Option du − SRL32/Dual SRL16 • Synchronisation puissante de la tuile de gestion d'horloge (CMT) Blocs du directeur de pendule à lecture digitale de − (DCM) pour l'amortissement de retard, la synthèse de fréquence, et l'horloge zéro déphaseuse Les blocs du − PLL pour l'entrée se trémoussent filtrage, amortissement nul de retard, synthèse de fréquence, et division phase-assortie d'horloge
