Conditions de paiement :T/T, Western Union, Paypal, assurance commerciale, carte de crédit
Capacité d'approvisionnement :186 PCs
Délai de livraison :3-5 jour
Détails de empaquetage :Emballage de norme internationale
Catégorie :Logique programmable IC
Condition :Original 100%, tout neuf et original, nouveau
Nombre d'I/Os :Entrée-sortie 360
Produit :Virtex-5
Paquet/cas :FBGA-665
RAM distribué :kbit 820
Bloc inclus RAM - EBR :kbit 5328
Fréquence maximum d'opération :550 mégahertz
Service :BOM Kitting
Délai d'exécution :En stock, contact nous
more
Contacter
Add to Cart
Trouver des vidéos similaires
Voir la description du produit
Entrée-sortie 550 mégahertz Virtex-5 de XC5VFX70T-2FFG665I IC FPGA FBGA-665 360
Attribut de produit
Valeur d'attribut
Xilinx
FPGA - Réseau prédiffusé programmable de champ
Virtex-5
Entrée-sortie 360
1 V
- 40 C
+ 100 C
SMD/SMT
FBGA-665
Débit :
6,5 Gb/s
Série :
XC5VFX70T
Marque :
Xilinx
RAM distribué :
kbit 820
Bloc inclus RAM - EBR :
kbit 5328
Fréquence maximum d'opération :
550 mégahertz
Humidité sensible :
Oui
Nombre d'émetteurs-récepteurs :
Émetteur-récepteur 16
Type de produit :
FPGA - Réseau prédiffusé programmable de champ
Quantité de paquet d'usine :
1
Sous-catégorie :
Logique programmable IC
Nom commercial :
Virtex
550 mégahertz ont intégré la mémoire de bloc
• Mbits jusqu'à 16,4 de mémoire intégrée de bloc • blocs 36-Kbit avec le double mode 18-Kbit facultatif • Véritables cellules à double accès de RAM
• Sélection gauche indépendante de largeur (x1 à x72) − jusqu'au total x36 par port pour la véritable opération à double accès − jusqu'au total x72 par port pour l'opération à double accès simple (un port et un de lecture écrivent gauche) Peu de mémoire de − plus la parité/le soutien mémoire de bande latérale des largeurs x9, x18, x36, et x72 Configurations de − de 32K X 1 512 x 72 (8K X 4 512 x 72 pour l'opération de fifo)
• Logique de soutien de Multirate fifo Plein et vide drapeau de − avec les drapeaux presque pleins et presque vides entièrement programmables
Résumé des caractéristiques de Virtex-5 FPGA
• Jusqu'à six tuiles de gestion d'horloge (CMTs) Le − chaque CMT contient deux DCMs et un PLL-up aux dix-huit générateurs à horloge totaux − flexible DCM--PLL ou PLL--DCM à la cascade Deskew d'horloge de précision de − et déphasage Synthèse flexible de fréquence de − Modes opérationnels multiples de − pour soulager des décisions de compromis de représentation Fréquence maximum d'entrée-sortie améliorée par − Résolution déphaseuse à grain fin de − Le − a entré le filtrage de frousse Opération de basse puissance de − Grand choix de déphasage de −
• Structure arborescente d'horloge différentielle pour la synchronisation optimisée de bas-frousse et le coefficient d'utilisation précis • 32 réseaux globaux d'horloge • Régional, entrée-sortie, et horloges locales en plus des horloges globales
