CHUANGXINDA ELECTRONICS-TECH CIE., A LIMITÉ

CHUANGXINDA ELECTRONICS-TECH CO., LIMITED

Manufacturer from China
Membre actif
5 Ans
Accueil / produits / IC FPGA /

Entrée-sortie IC FPGA de XC4VLX25-11SFG363I 500MHz 240

Contacter
CHUANGXINDA ELECTRONICS-TECH CIE., A LIMITÉ
Ville:shenzhen
Province / État:guangdong
Pays / Région:china
Contact:CXDA-FPGA
Contacter

Entrée-sortie IC FPGA de XC4VLX25-11SFG363I 500MHz 240

Demander le dernier prix
Number modèle :XC4VLX25-11SFG363I
Quantité d'ordre minimum :1 PCS
Conditions de paiement :T/T, Western Union, Paypal, assurance commerciale, carte de crédit
Capacité d'approvisionnement :382 PCs
Délai de livraison :3-5 jour
Détails de empaquetage :Emballage de norme internationale
Catégorie :Logique programmable IC
Condition :Original 100%, tout neuf et original, nouveau
Nombre d'I/Os :Entrée-sortie 240
Produit :Virtex-4
Paquet/cas :FBGA-363
RAM distribué :kbit 168
Bloc inclus RAM - EBR :kbit 1296
Fréquence maximum d'opération :500 mégahertz
Service :BOM Kitting
Délai d'exécution :En stock, contact nous
more
Contacter

Add to Cart

Trouver des vidéos similaires
Voir la description du produit

Entrée-sortie Virtex-4 de XC4VLX25-11SFG363I IC FPGA FBGA-363 240

 

Attribut de produit Valeur d'attribut
Xilinx
FPGA - Réseau prédiffusé programmable de champ
Virtex-4
24192
Entrée-sortie 240
1,2 V
- 40 C
+ 100 C
SMD/SMT
FBGA-363
Série : XC4VLX25
Marque : Xilinx
RAM distribué : kbit 168
Bloc inclus RAM - EBR : kbit 1296
Fréquence maximum d'opération : 500 mégahertz
Humidité sensible : Oui
Type de produit : FPGA - Réseau prédiffusé programmable de champ
Quantité de paquet d'usine : 1
Sous-catégorie : Logique programmable IC
Nom commercial : Virtex
Poids spécifique : 5,500445 onces

 

 

Résumé des caractéristiques de Virtex-4 FPGA

 

• Smart RAM Memory Hierarchy
- RAM distribué
- Blocs à double accès de 18-Kbit RAM
· Étapes facultatives de canalisation
· La logique programmable facultative de fifo remaps automatiquement des signaux de RAM comme signaux de fifo
- L'interface de mémoire ultra-rapide soutient la RDA et le DDR-2 SDRAM, le QDR-II, et le RLDRAM-II.

• tension du noyau 1.2V

• Flip-Chip Packaging comprenant des choix sans Pb de paquet

• Opération programmable assymétrique ou du différentiel (LVDS)
• Bloc d'entrée avec un débit simple facultatif (DTS) ou le double registre du débit (RDA)
• Bloc de sortie avec un registre facultatif de DTS ou de la RDA
• Bloc bidirectionnel
• circuits de deskew de Par-peu
• Entrée-sortie consacrée et ressources de synchronisation régionales
• Construit dans le serializer/deserializer de données


Les registres d'IOB sont des bascules de type d déclenchées par front d'impulsion ou des verrous sensibles au niveau.
IOBs soutiennent les normes assymétriques suivantes :
• LVTTL
• LVCMOS (3.3V, 2.5V, 1.8V, et 1.5V)
• PCI (33 et 66 mégahertz)
• PCI-X
• GTL et GTLP
• HSTL 1.5V et 1.8V (classe I, II, III, et IV)
• SSTL 1.8V et 2.5V (classe moi et II)

 

 

Entrée-sortie IC FPGA de XC4VLX25-11SFG363I 500MHz 240

Inquiry Cart 0